2 慢速输入边沿速率

随着速度的提高，逻辑器件对慢速输入边沿速率变得更加敏感。较慢的输入边沿速率及输出切换时电源轨上产生的噪声可能会导致过多的输出误差或振荡。如果未使用的输入被悬空或未主动保持在有效逻辑电平，则会发生类似的情况。

这些功能问题是由于在开关期间，输出负载电流 (I_O) 流经寄生引线电感时在器件的电源系统中引起的电压瞬变造成的（见 图 2-1）。由于器件的内部电源节点在整个集成电路中用作电压基准，因此电感电压尖峰 V_GND 会影响信号出现在内部栅极结构中的方式。例如，当器件接地节点处的电压上升时，输入信号 V_i’ 的幅度似乎会降低。如果发生违反阈值的情况，这种不良现象随后可能会错误地更改输出。

在输入边沿缓慢上升的情况下，如果 GND 的电压变化足够大，则器件的视在信号 V_i’ 似乎被驱动回越过阈值，而输出开始进行反向开关操作。如果出现最坏的情况（所有输出同时开关并带有较大的瞬态负载电流），慢速输入边沿会反复驱动回越过阈值，导致输出振荡。因此，不应超出器件的最大输入转换时间，以免损坏电路或封装。

如果长时间将一个 0.8V 到 2V 之间的电压施加到输入端，这种情况就变得至关重要，不应忽略，尤其是位数越高且封装（SSOP、TSSOP）越密集时。例如，如果一个 18 位收发器有 36 个 I/O 引脚在阈值处悬空，则来自 V_CC 的电流可以高达 150 mA 至 200 mA。器件消耗的功率约为 1W，会导致严重的过热问题。器件的这种持续过热会影响其可靠性。另外，由于输入位于阈值区域，输出往往会振荡，长此以往会对内部电路造成损坏。数据表显示了当输入处于 TTL 电平时电源电流 (ΔI_CC) 的增加情况 [对于 ABT V_I = 3.4V，ΔI_CC = 1.5 mA（见 表 2-1）]。当输入位于阈值区域时，这变得更加重要，如图 2-2 所示。

这些特性对于所有 CMOS 输入电路（包括微处理器和存储器）而言都是典型特征。

对于 CBT 或 CBTLV 器件，这适用于控制输入。对于 FB 和 GTL 器件，这仅适用于控制输入和 TTL 端口。

只要驱动器在传输路径或总线上处于活动状态，接收器的输入就始终处于有效状态。只要上升和下降时间在数据表限制范围内，就不会违反输入规范。但是，当驱动器处于高阻抗状态时，接收器输入不再处于所定义的电平，往往会悬空。当多个收发器共享同一总线时，这种情况可能会恶化。图 2-3 是典型总线系统的一个示例。当所有收发器都处于非活动状态时，总线线路电平未定义。当达到由总线上每个元件的泄漏电流所确定的电压时，这种情况称为悬空状态。结果是功耗会显著增加，并有损坏总线上所有元件的风险。建议在不使用输入或 I/O 引脚时，或驱动这些引脚的器件处于高阻抗状态时，将其保持在有效的逻辑电平。