6 总线保持电路

要为悬空的总线提供已定义的电平，最有效的方法是在特定系列上使用德州仪器 (TI™) 内置总线保持功能，或者作为外部元件（如 SN74ACT1071 和 SN74ACT1073）（见 表 6-1）。

特定 TI 系列中使用了总线保持电路，以帮助解决悬空输入问题，并消除对上拉和下拉电阻器的需求。总线保持电路由两个背对背反相器组成，输出通过电阻器反馈到输入端（见 图 6-1）。要了解总线保持电路的工作原理，请假设有源驱动器已将线路切换至高电平。这会导致没有电流流过反馈电路。现在，驱动器进入高阻抗状态，总线保持电路通过反馈电阻器保持高电平。总线保持电路的电流要求仅取决于电路的泄漏电流。当总线处于低电平状态然后变为无效时，同样的情况也适用。

如本节前面所述，TI 提供作为独立的 10 位和 16 位器件（SN74ACT1071 和 SN74ACT1073）的总线保持功能，具有连接到 V_CC 和 GND 的钳位二极管，以防止由于总线上的阻抗不匹配引起线路反射。由于在 CMOS 电路中无法轻松实现纯欧姆电阻器，因此将一种称为传输门的配置用作反馈元件（见 图 6-2）。在缓冲级的输入和输出之间并联了一个 N 沟道和一个 P 沟道。N 沟道晶体管的栅极连接到 V_CC，P 沟道的栅极连接到 GND。当缓冲器的输出为高电平时，P 沟道开启，而当输出为低电平时，N 沟道开启。两个沟道的表面积都相对较小，漏极到源极的导通状态电阻 R_dson 约为 5kΩ。

假设在实际应用中，总线上驱动器的泄漏电流为 I_OZ = 10mA，5kΩ 电阻两端的压降为 V_D = 0.8V（假设此值是为了确保达到定义的逻辑电平）。然后，一个总线保持电路能够处理的最大元件数量可通过 方程式 6 计算：

74ACT1071 和 74ACT1073 还提供钳位二极管，作为总线保持电路的一项附加功能。这些二极管用于钳制由线路反射产生的任何过冲或下冲。图 6-3 和图 6-4 显示了输入电压高于 V_CC 或低于 GND 时二极管的特性。在 V_I = –1V 时，二极管可以提供约 50 mA，这有助于消除下冲。当需要考虑总线噪声问题时，这会非常有用。

TI 还提供总线保持电路，作为某些高级系列驱动器和接收器的新增功能。此电路与独立电路类似，在第二个逆变器的漏极上添加了一个二极管（仅限 ABT 和 LVT ，见 图 6-5）。当输入电压高于 V_CC (V_I > V_CC) 时，二极管会阻断过冲电流，因此仅存在泄漏电流。这个电路使用器件的输入级作为它的第一个反相器；第二个反相器会创建反馈特性。总线保持电路可以处理的最大元件数量的计算方式与前一个示例类似。然而，此电路相对于独立总线保持电路的优势在于，它无需外部元件或电阻，因而可以减少占用的电路板面积。这对于某些设计至关重要，尤其是在使用宽总线时。此外，由于成本和电路板尺寸限制是主要问题，设计人员更倾向于采用简便的解决办法：即使用可直接插入更换的部件。TI 在多个系列中提供此功能（有关更多详细信息，请见 表 6-1）。

图 6-6 和 图 6-7 显示了当输入电压从 0V 扫描到 5V 时，总线保持电路在 3.3V 和 5V 工作电压下的输入特性。这些特性在行为上与弱驱动器类似。当输入为低电平时，该驱动器将电流灌入器件，而当输入为高电平时，则从器件中拉出电流。当电压接近阈值时，电路会尝试切换到另一状态，始终将输入保持在有效电平。这是使用内部反馈电路的结果。该图还显示，当输入接近阈值时，电流处于最大值。输入电压为 3.3V 时，I_I(hold) 最大值约为 25mA，输入电压为 5V 时，最大值约为 400mA。

当具有总线保持电路的多个器件由单个驱动器驱动时，可能会担心驱动器的交流开关能力会变弱。作为小型驱动器，总线保持电路在开关时需要用到交流电流。使用 TI CMOS 和 BiCMOS 系列时，该电流不大。图 6-8 显示了驱动六个 LVTH16244 器件的 4mA 缓冲器。布线是 75Ω 传输线。接收器间距 1cm，驱动器位于布线中心。图 6-9 和图 6-10 显示了当连接到六个切换到低电平或高电平的接收器时，总线保持负载对驱动器的影响。图 6-9 和图 6-10 还显示了总线保持电路与接收器断开连接时的同一系统。这两张图都显示了总线保持对驱动器上升和下降时间的影响。最初，总线保持电路会试图抵消驱动器，从而增加上升或下降时间。然后，总线保持电路改变状态（注意交叉点），这有助于驱动器更快地开关，从而减少上升或下降时间。

图 6-11 显示了输入从 0V 扫描到 5V 时总线保持电路的电源电流 (I_CC)。V_I 约为 1.5V 时的尖峰是由 N 沟道和 P 沟道同时导通导致的。这是 CMOS 晶体管的特性之一。

以较高频率切换输入时，总线保持电路的功耗极低。图 6-12 和 图 6-13 显示了输入在不同频率下（具有或不具有总线保持功能）消耗的功率。总线保持电路在较高频率下的功耗虽然会有所增加，但并不足以在功率计算中予以考虑。

表 6-2 示了数据表中总线保持电路的直流规范。第一个测试条件是将总线保持在 0.8V 或 2V 所需的最小电流。这些电压满足 TTL 输入所指定的低电平和高电平。第二个测试条件是总线保持电路在 0V 至 3.6V（针对低压系列）或 0V 至 5.5 V（针对 ABT）之间的任意输入电压下，所拉取或灌入的最大电流。随着输入电压接近电源轨电压，总线保持电流变得很小。对于具有总线保持功能的收发器而言，输出泄漏电流 I_OZH 和 I_OZL 无关紧要，因为由于存在总线保持电路，无法执行真正的泄漏测试。由于总线保持电路充当小型驱动器，因此它往往会拉取或灌入与泄漏电流方向相反的电流。这个情况只适用于具有总线保持功能的收发器，而不适用于缓冲器。所有 LVT、ABT Widebus+ 以及特定的 ABT 八进制和 Widebus 器件，均具有总线保持功能（有关更多信息，请见 表 6-1 或与当地的 TI 销售办事处联系）。