3 在推挽应用中使用 LSF 时是否需要上拉电阻器？

由于开漏驱动器只能将总线拉至低电平，因此当与开漏接口配合使用时，需要使用上拉电阻器将总线驱动至逻辑高电平状态。但是，当 LSF 与推挽驱动器一起使用时，这项要求就不那么明确了。

图 3-1 推挽和开漏配置中均使用 LSF 的示例原理图

以降压转换用例（上面原理图中的 A2/B2）为例，如果观察到过大的漏电流，则建议在输出侧（A 侧）使用上拉电阻器。当接收器尝试消耗的电流大于内部 FET 在逻辑高电平状态期间可提供的电流时，就会发生这种情况。发生这种情况时，随着源极和栅极电压差变得更大 (V_GS> V_TH)，输出侧的电压会由于内部 FET 导通（转换到线性区域）而下降。这进而将总线拉至低电平，导致器件返回上游出现错误的逻辑低电平信号。为了解决这个问题，我们使用外部上拉电阻器来偏移漏电流，以便 FET 可以在发送逻辑高电平信号期间保持在截止状态 (V_GS<V_TH)。在下面的降压转换仿真中，我们模拟了输出侧的漏电流，测量了 VOH 电平并将其与使用上拉电阻器时的 VOH 电平进行了比较。

仿真 1：降压转换期间接收器侧漏电流过大的影响。

在图 3-2 中，我们使用输出侧的电流源 (IG1) 来仿真接收器侧的漏电路径。IG1 处电流的阶跃函数以线性方式增加，于是测量出输出侧的电压。

图 3-2 接收器侧漏电流过大的仿真设置

图 3-3 接收器侧漏电流过大的仿真结果

随着输出漏电流 (IG1) 的增大，观察到的输出电压开始进一步下降，直到输出电压漂移至阈值电压以下。到目前为止，输出电压与栅极电压的差值变得足够大，使得低侧（A 侧）成为源极，因此 FET 转换回线性区域。一旦 FET 在线性区域运行，B 侧（输入侧）的上拉电阻器便开始将电流拉入 A 侧，其中的向下斜率可以建模为 V_G-V_TH/R_PUB。请注意，仿真中显示的数据仅用于演示器件在此环境中的行为。器件的实际行为取决于多种因素（工艺、变化、温度等），因此不能保证各项漏电流参数下的电压骤降会有这么小。

仿真 2：在接收器侧安装上拉电阻器 (2.2kΩ) 并在接收器侧产生过大漏电流的好处：

图 3-4 接收器侧安装上拉电阻器和漏电流过大的仿真设置

仿真 2：A 侧安装外部上拉电阻器 (2.2kΩ) 时的低侧输出电平

图 3-5 仿真 2 结果

注意：从仿真中获取的值仅用于演示在输出侧使用和不使用上拉电阻器情况下漏电流的行为以及对输出电压的影响。

在第二个原理图/仿真中，可以使用 A 侧的外部上拉电阻器 (R_PUA)，通过拉取 A 侧器件能够灌入/拉出的电流来帮助调节电压。