ZHCAEE1A August   2024  – October 2024 DP83822I , DP83826E , DP83826I , DP83867E , DP83867IR , DP83869HM

 

  1.   1
  2.   摘要
  3.   商标
  4. 1缩写
  5. 2引言
  6. 3EMC 发射
    1. 3.1 辐射发射
      1. 3.1.1 辐射发射测试的测试设置
      2. 3.1.2 主要辐射发射源
    2. 3.2 传导发射
      1. 3.2.1 传导发射测试的测试设置
      2. 3.2.2 主要传导发射源
    3. 3.3 有关 EMC 发射的调试程序
      1. 3.3.1 一般调试程序
      2. 3.3.2 特定于 RE 的调试
      3. 3.3.3 特定于 CE 的调试
  7. 4EMC 抗扰度测试
    1. 4.1 EMI 通过标准
    2. 4.2 EMI 常识
    3. 4.3 IEC61000 4-2 ESD
      1. 4.3.1 ESD 测试设置
      2. 4.3.2 可能的故障根本原因
      3. 4.3.3 调试程序
        1. 4.3.3.1 遵循测试设置
        2. 4.3.3.2 消除电缆或链路伙伴上的外部因素
        3. 4.3.3.3 为改进 ESD 性能应探索的领域
          1. 4.3.3.3.1 空气耦合或电容耦合放电 ESD 建议
          2. 4.3.3.3.2 直接接触放电 ESD 建议
        4. 4.3.3.4 原理图和布局建议
    4. 4.4 IEC 61000 4-3 RI
      1. 4.4.1 RI 测试设置
      2. 4.4.2 可能的故障根本原因
      3. 4.4.3 调试程序
        1. 4.4.3.1 遵循 RI 测试设置
        2. 4.4.3.2 消除电缆或链路伙伴上的外部因素
        3. 4.4.3.3 找出主要发射区域
        4. 4.4.3.4 原理图和布局建议
    5. 4.5 IEC 61000 4-4 EFT
      1. 4.5.1 EFT 测试设置
      2. 4.5.2 可能的故障根本原因
      3. 4.5.3 调试程序
        1. 4.5.3.1 遵循 EFT 测试设置
        2. 4.5.3.2 消除电缆或链路伙伴上的外部因素
        3. 4.5.3.3 为改进 EFT 性能应探索的领域
        4. 4.5.3.4 原理图和布局建议
    6. 4.6 IEC 61000 4-5 浪涌
      1. 4.6.1 浪涌测试设置
      2. 4.6.2 可能的故障根本原因
      3. 4.6.3 调试程序
        1. 4.6.3.1 遵循浪涌测试设置
        2. 4.6.3.2 消除电缆或链路伙伴上的外部因素
        3. 4.6.3.3 为改进浪涌性能应探索的领域
        4. 4.6.3.4 原理图和布局建议
    7. 4.7 IEC 61000 4-6 CI
      1. 4.7.1 CI 测试设置
      2. 4.7.2 可能的故障根本原因
      3. 4.7.3 调试程序
        1. 4.7.3.1 遵循 CI 测试设置
        2. 4.7.3.2 消除电缆或链路伙伴上的外部因素
        3. 4.7.3.3 为改进 CI 性能应探索的领域
        4. 4.7.3.4 原理图和布局建议
  8. 5所有 EMC、EMI 测试的原理图和布局建议
    1. 5.1 原理图建议
    2. 5.2 布局建议
  9. 6总结
  10. 7参考资料
  11. 8修订历史记录

5.2 布局建议

1.MDI 线路建议：

相关测试 建议 说明
PHY 端和 RJ45 连接器端 MDI 建议
常规 EMI MDI 线路上差分对具有对称性且具有相同的焊盘尺寸和位置
  • 降低了模式转换对 EMI 测试的影响
常规 EMI MDI 线路的阻抗匹配
  • 减少信号线上的反射
常规 EMI MDI 线路下的连续接地层 MDI 线路下的连续接地层可在 MDI 线路上提供恒定阻抗匹配
  • 阻抗不连续性会导致出现不必要的信号反射。
  • 穿过平面分割点的信号会导致返回路径电流不可预测，并且也可能会影响信号质量，从而可能产生 EMI 问题。
常规 EMI 长度匹配 当匹配高速信号的对内长度时。蛇形布线需要尽可能靠近失配端
  • 降低了差模噪声的影响
常规 EMI 更大限度地减少 MDI 布线弯曲 减少 MDI 布线弯曲可以更大限度地降低 MDI 布线不同部分之间的串扰影响。
  • 降低了在 MDI 布线上引入的噪声
常规 EMC MDI 线路无急转弯 通过 MDI 线路上的圆滑转弯减少发射点（ESD 保护布局指南）
ESD 和 EFT 避免变压器下方/附近出现多边形覆铜（禁止区域）
  • 防止在 EMI 事件期间通过接地多边形覆铜直接向变压器注入噪声。
  • 变压器下方的多边形覆铜会削弱变压器的隔离功能
ESD 和 EFT 建议使用分立式磁性元件和 RJ45 连接器
  • 集成的 RJ45 磁性元件在 RJ45 屏蔽层内有隔离网络。如果有任何噪声注入 RJ45 屏蔽层，变压器的性能会显著降低。部分噪声会绕过隔离网络，并直接耦合到系统地或 MDI 线路。
  • 分立式磁性元件可以更大限度地减少 RJ45 屏蔽层的注入噪声，并对数字地或 MDI 线路产生直接影响，从而提高变压器性能
EMC、ESD 以及可能的 RI MDI 线路上的长度短
  • 更短的 MDI 线路可以缩短通向周围环境的外露路径，并减少辐射耦合噪声
ESD 以及可能的 RI MDI 线路上的过孔更少
  • 减少 MDI 线路上的过孔数量，从而减少从周围环境拾取的噪声以及向周围环境发射的噪声
  • MDI 线路上的过孔会导致阻抗不连续，从而导致出现不必要的信号反射
常规 EMC 发射和抗扰度 更大限度地减小 MDI 线路的外露面积
  • 更大限度地减小 MDI 线路的外露面积，从而减少在 MDI 线路上拾取的发射噪声和辐射噪声
常规 EMC 发射 在没有任何接地平面隔离的情况下，防止任何信号线与 MDI 线路交叉
  • 连续层上的信号线交叉会导致出现更大的发射
RJ45 连接器布局建议
ESD 和 EFT 更大限度地减少连接器地 MDI 线路周围的过孔
  • MDI 线路周围的过孔可以形成更好的路径，让 ESD/EFT 噪声电流在 MDI 线路之间流动，从而导致更容易干扰 MDI 信号线路
ESD 和 EFT 同一层上的 MDI 线路周围的连接器地没有接地多边形

覆铜
  • 减少 ESD/EFT 事件期间从连接器地到 MDI 线路的接地反弹干扰
ESD 和 EFT MDI 线路下干净的接地层（无过孔和其他电源或信号线）
  • 阻抗匹配更佳
  • 降低了接地反弹对 MDI 线路的影响
常规 EMI RJ45 连接器下方无电源平面和非 MDI 布线
  • 在 EMI 测试期间防止任何电源或其他信号布线干扰
  • 隔离注入 MDI 线路的其他外部噪声
ESD 和 EFT R//C 接地隔离或其他大地连接路径电路需要位于与 MDI 线路相对的层上
  • 确保大多数 EMI 噪声可以在 MDI 线路的另一侧流动，并更大限度地减少对 MDI 线路的接地噪声干扰。
ESD 和 EFT 具有 R//C 接地隔离网络的大元件尺寸
  • 支持大电流，防止 EMI 事件期间发生任何损坏
ESD 和 EFT Bob Smith 端接周围没有过孔和接地多边形覆铜
  • 更大限度地减少进入 Bob Smith 端接并在 EMI 测试期间影响信号的噪声干扰
ESD 电源附近放置 R//C 接地
  • 允许一些 EMI 噪声在连接器地和电源地之间流动，布线远离任何敏感电路
    • 更大限度地减小通往 PHY 或其他 IC 的噪声路径
ESD 和 EFT 不建议使用带有 LED 的 RJ45 模块来获得更佳的 EMI 性能
  • 防止 EMI 噪声源流过 LED 线路直接流入 PHY
PHY 端 MDI 建议
常规 EMI 单个差分对布线应尽可能靠近
  • 减少模式转换
  • 降低拾取差分噪声源的几率
  • 差分对之间的串扰不是重要问题
  • 通常选择最小布线间距（5mil 至 6mil）
常规 EMI 差分对之间保持一定距离
  • 防止差分对之间出现串扰
  • 减少差分对之间的共模噪声干扰
常规 EMI 使差分对保持在相同的参考地上
  • 减少 EMI 测试期间因接地反弹而导致的模式转换
  • 差分对之间具有更好的阻抗匹配

2.PHY 周围的一般布局建议：

相关测试 建议 说明
常规 EMC 发射 在没有任何接地平面隔离的情况下，防止任何信号线、时钟和电源信号交叉
  • 防止信号线路之间出现串扰并减少 EMC 发射
常规 EMC 发射和抗扰度 没有彼此相邻的信号线
  • 防止信号线路之间出现串扰并减少 EMC 发射
常规 EMC 发射 时钟和信号布线没有急转弯
  • 防止 EMC 发射
RI 和间接 ESD Rbias 引脚和电阻器之间的布线短或使用埋入式布线

Rbias 引脚是 PHY 的内部电流基准。

  • 较短的 Rbias 布线可减少从周围环境中拾取的辐射噪声
  • 如果存在布局限制，则可以将 Rbias 布线埋在内层，这样也可以减少从周围环境拾取的噪声
RI 和间接 ESD 更大限度地减小 Rbias 电阻器的元件尺寸
  • 更大限度地减小 Rbias 电阻器的元件尺寸，从而减少 Rbias 电阻器拾取的噪声

3.晶体布局建议

相关测试 建议 说明
ESD 和 EFT 将所有晶体元件都保持在同一层
  • 确保晶体元件以同一接地端为基准，从而减少接地反弹影响
常规 EMI 和 EMC 将晶体和晶体线路与其他信号线路隔离开来
  • 防止其他信号线路的时钟信号干扰
电源浪涌、ESD 和 EFT 将晶体地与 MDI 和电源地（地岛）隔离开来
  • 负载电容器的接地连接必须较短，并与电源线分离
  • 防止电源线或 MDI 线路 EMC 测试直接对时钟产生任何 EMI 测试影响
  • 使噪声远离系统地
  • 确认在另一层有接地过孔连接到接地端，从而防止由于悬空接地而产生高频振铃
常规 EMC 晶体电容器上的晶体布线短且长度匹配
  • 减少辐射发射
  • 提高时钟性能并降低接地反弹影响
常规 EMC 在晶体电容器上占用的空间小
  • C1 和 C2 对于使用 C0G/NP0 电容器在系统级别获得适当的性能很重要
  • 小尺寸的晶体电容器可以减少发射
4.振荡器布局建议
相关测试 建议 说明
常规 EMI/EMC 保持振荡器布线上的阻抗匹配，在振荡器布线上增加 50Ω 终端

使用振荡器或时钟缓冲器作为时钟源，通常表示为单端信号。振荡器时钟布线与 50Ω 终端匹配

  • 建议在振荡器上使用串联端接和并联端接，以实现阻抗匹配并尽量减少时钟信号的反射
  • 这样可以提高时钟性能或 EMI 容差，以及减小发射系数
常规 EMI/EMC 确认 PHY 的电压电平规格与振荡器时钟信号匹配 如果时钟信号不符合 PHY 的指定电压电平，PHY 对 EMI 的抗扰性可能较低
  • 可以在振荡器上实施分压器或电容分压器，以便降低振荡器时钟信号电平，从而提高 EMC 发射性能
常规 EMC 振荡器使用小尺寸电容器
  • 小尺寸封装（建议使用 C0G/NP0）可减少发射
5.电源布局建议
相关测试 建议 说明
电流模式驱动器器件的电源浪涌或常规 EMI 总去耦电容 > 负载电容 总去耦电容需要大于提供给数字输出缓冲器的负载电容，以便防止将噪声引入电源
电流模式驱动器器件的电源浪涌或常规 EMI 去耦电容器尺寸选择（使用小型电容器滤除较高频率噪声）
  • 去耦电容：建议为高频电容器使用较小的封装尺寸
  • 物理尺寸有很大影响，封装尺寸越小，串联电感越低，从而实现更好的高频性能。另外，在这种情况下，应避免使用穿孔或电解电容器封装进行滤波。
  • 电容器随频率变化且具有寄生效应。通常，小电容值旨在滤除高频噪声
  • 小电容需要放置在最靠近 PHY 的位置，并采用递增容值
电流模式驱动器器件的电源浪涌或常规 EMI 去耦电容器附近的接地过孔
  • 必须将所有去耦电容器直接连接到一个低阻抗接地平面（过孔至接地平面）
    • 强烈建议使用两个过孔连接所有旁路电容的地线，以大幅减少连接的电感。
电流模式驱动器器件的电源浪涌或常规 EMI 电源上需要有实心接地平面
  • 为穿过去耦电容器的电源电流（尤其是高频纹波）提供良好的低阻抗返回路径。
电流模式驱动器器件的电源浪涌或常规 EMI 建议使用宽而短的电源布线
  • 布线连接需要尽可能宽，以便降低电感并减少噪声和电磁干扰
电流模式驱动器器件的电源浪涌或常规 EMI π 型滤波器需要放置在靠近输入连接器的位置
  • π 型滤波器需要靠近输入连接器，以便防止出现低频噪声
电流模式驱动器器件的电源浪涌或常规 EMI

建议在电源上使用共模扼流圈
  • 建议使用共模扼流圈在电源之间进行隔离。如果电源和系统之间存在失调电压，则共模扼流圈可以防止或减缓两者之间的转换。
  • 确保共模扼流圈具有切口接地平面或空接地平面
  • 电源中共模噪声的典型路径是通过去耦电容器从接地反弹至电源，或者反过来。因此，重要的是确保没有接地噪声正在产生干扰或耦合到共模扼流圈。