ZHCADN3B April   2019  – May 2024 TLV320ADC3140 , TLV320ADC5140 , TLV320ADC6140

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2TLV320ADCx140/PCMx140-Q1 的处理块
    1. 2.1 抽取滤波器响应
      1. 2.1.1 支持的采样率
    2. 2.2 AGC 或 DRE
      1. 2.2.1 支持的采样率
      2. 2.2.2 通道分配
    3. 2.3 通道加法器、数字混频器和双二阶滤波器
  6. 3不同采样率支持的处理块
    1. 3.1 采样率为 8 kHz
    2. 3.2 16kHz-48kHz 采样率
    3. 3.3 采样率为 96 kHz
    4. 3.4 192kHz 采样率
    5. 3.5 采样率为 384 kHz
    6. 3.6 采样率为 768 kHz
  7. 4示例配置
  8. 5参考文献
  9. 6修订历史记录

2.2 AGC 或 DRE

模拟通道包括两个附加处理块：

  • 自动增益控制 (AGC) 是一种动态控制 ADC 通道增益以保持标称恒定输出电平的算法。所有 TLV320ADCx140/PCMx140-Q1 器件型号都提供 AGC。
  • 动态范围增强器 (DRE) 是一种算法，可动态调整 ADC 通道的 PGA 增益，以提高动态范围。TLV320ADC5140 和 TLV320AD6140 器件上提供了 DRE。

一次只能启用其中的一个处理块。可以通过将 DSP_CFG1 (P0_R108_D[3]) 中的 DRE_AGC_SEL 位设置为 1 来启用这些块。表 2-3 给出了 AGC_SEL 定义。

表 2-3 AGC 选择寄存器字段说明
P0_R106_D[3]：AGC_SEL[1:0]AGC 或 DRE 选择
0（默认值）未选择 AGC（为 TLV320ADC5140 和 TLV320ADC6140 选择了 DRE）。
1已选择 AGC（未选择 DRE）。