ZHCADI8A December   2023  – November 2025 DP83822H , DP83822HF , DP83822I , DP83822IF , DP83826I

 

  1.   1
  2.   摘要
  3.   商标
  4. 1DP83822 应用概述
  5. 2排查 PHY 应用问题
    1. 2.1 原理图和布局检查清单
    2. 2.2 器件运行状况检查
      1. 2.2.1 电源斜坡时序检查
        1. 2.2.1.1 XI 时钟不稳定时的电源斜坡
      2. 2.2.2 电压检查
      3. 2.2.3 探测 RESET_N 信号
      4. 2.2.4 探测 RBIAS 引脚
      5. 2.2.5 探测 XI 时钟
      6. 2.2.6 在初始化期间探测搭接引脚
      7. 2.2.7 探测串行管理接口(MDC、MDIO)信号
        1. 2.2.7.1 读取并检查寄存器值
          1. 2.2.7.1.1 扩展寄存器访问
    3. 2.3 MDI 运行状况检查
      1. 2.3.1 磁性元件
      2. 2.3.2 探测 MDI 信号
      3. 2.3.3 链路质量检查
      4. 2.3.4 调试光纤连接
      5. 2.3.5 调试帧起始检测
      6. 2.3.6 合规性
    4. 2.4 MII 运行状况检查
      1. 2.4.1 MII 检查
      2. 2.4.2 RMII 检查
      3. 2.4.3 RGMII 检查
    5. 2.5 环回和 PRBS
      1. 2.5.1 环回模式
      2. 2.5.2 通过 MAC 发送和接收数据包
      3. 2.5.3 通过 BIST 发送和接收数据包
  6. 3工具和参考
    1. 3.1 DP83822 寄存器访问
    2. 3.2 Linux 上的软件和驱动程序调试
      1. 3.2.1 普通端子输出和解决方案
  7. 4总结
  8. 5参考资料
  9. 6修订历史记录

RGMII 检查

表 2-22 中总结了 RGMII 信号。

表 2-22 RGMII 信号
功能引脚
数据信号TX_D[3:0]
RX_D[3:0]
发送和接收信号TX_CTRL
RX_CTRL
时钟TX_CLK
RX_CLK
 RGMII 信令图 2-19 RGMII 信令

为了使 MAC 能够从 PHY 发送和接收正确的数据,必须选择正确的 RGMII 模式,使得 PHY 和 MAC 不会同时处于 TX 和 RX 侧的对齐模式或移位模式。表 2-23 列出了正确的 RGMII 延迟配置。

参考下面的波形来验证 RGMII 模式下的预期 MAC 数据和时钟信号。表 2-23 显示了从器件特定数据表获取的显示在波形中的规格。

表 2-23 RGMII 移位配置
MAC 配置所需的 PHY 配置
RX 侧的 RGMII 对齐RX 侧的 RGMII 移位
RX 侧的 RGMII 移位RX 侧的 RGMII 对齐
TX 侧的 RGMII 对齐TX 侧的 RGMII 移位
TX 侧的 RGMII 移位TX 侧的 RGMII 对齐
 RGMII 对齐模式下的 RX_CLK 和 RX_D0 时序(黄色波形(通道 1)= RX_CLK,蓝色波形(通道 2)= RX_D0)图 2-20 RGMII 对齐模式下的 RX_CLK 和 RX_D0 时序(黄色波形(通道 1)= RX_CLK,蓝色波形(通道 2)= RX_D0)
 RGMII RX 移位模式下的 RX_CLK 和 RX_D0 时序(黄色波形(通道 1)= RX_CLK,蓝色波形(通道 2)= RX_D0)图 2-21 RGMII RX 移位模式下的 RX_CLK 和 RX_D0 时序(黄色波形(通道 1)= RX_CLK,蓝色波形(通道 2)= RX_D0)

对于 RGMII RX 移位模式,请确认 RX_CLK 移位 3.5ns;对于 RGMII TX 时钟移位,请确认 TX_CLK 移位 3.5ns。

表 2-24 RGMII 输入时序规格
参数测试条件最小值典型值最大值单位
TcycTX_CLK/时钟周期时长364044ns
Tsetup(align)TX_D[3:0],TX_CTRL 设置至 TX_CLK(对齐模式)12ns
Thold(align)TX_D[3:0],TX_CTRL 保持至 TX_CLK(对齐模式)12ns
表 2-25 RGMII 输出时序规格
参数测试条件最小值典型值最大值单位
Tskew(align)RX_D[3:0],RX_CLK 后的 RX_CTRL 延迟(对齐模式)-500

0

ps
Tsetup(shift)RX_D[3:0],RX_CLK 后的 RX_CTRL 延迟(已启用移位模式,默认设置)1.22ns
TcycRX_CLK/时钟周期时长364044ns
Duty_GRX_CLK/占空比405060%
Tr/TfRX_CLK/上升下降时间(20% 至 80%)750ps