ZHCADI8A December 2023 – November 2025 DP83822H , DP83822HF , DP83822I , DP83822IF , DP83826I
表 2-22 中总结了 RGMII 信号。
| 功能 | 引脚 |
|---|---|
| 数据信号 | TX_D[3:0] |
| RX_D[3:0] | |
| 发送和接收信号 | TX_CTRL |
| RX_CTRL | |
| 时钟 | TX_CLK |
| RX_CLK |
图 2-19 RGMII 信令为了使 MAC 能够从 PHY 发送和接收正确的数据,必须选择正确的 RGMII 模式,使得 PHY 和 MAC 不会同时处于 TX 和 RX 侧的对齐模式或移位模式。表 2-23 列出了正确的 RGMII 延迟配置。
参考下面的波形来验证 RGMII 模式下的预期 MAC 数据和时钟信号。表 2-23 显示了从器件特定数据表获取的显示在波形中的规格。
| MAC 配置 | 所需的 PHY 配置 |
|---|---|
| RX 侧的 RGMII 对齐 | RX 侧的 RGMII 移位 |
| RX 侧的 RGMII 移位 | RX 侧的 RGMII 对齐 |
| TX 侧的 RGMII 对齐 | TX 侧的 RGMII 移位 |
| TX 侧的 RGMII 移位 | TX 侧的 RGMII 对齐 |
对于 RGMII RX 移位模式,请确认 RX_CLK 移位 3.5ns;对于 RGMII TX 时钟移位,请确认 TX_CLK 移位 3.5ns。
| 参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|
| Tcyc | TX_CLK/时钟周期时长 | 36 | 40 | 44 | ns |
| Tsetup(align) | TX_D[3:0],TX_CTRL 设置至 TX_CLK(对齐模式) | 1 | 2 | ns | |
| Thold(align) | TX_D[3:0],TX_CTRL 保持至 TX_CLK(对齐模式) | 1 | 2 | ns |
| 参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 |
|---|---|---|---|---|---|
| Tskew(align) | RX_D[3:0],RX_CLK 后的 RX_CTRL 延迟(对齐模式) | -500 | 0 | ps | |
| Tsetup(shift) | RX_D[3:0],RX_CLK 后的 RX_CTRL 延迟(已启用移位模式,默认设置) | 1.2 | 2 | ns | |
| Tcyc | RX_CLK/时钟周期时长 | 36 | 40 | 44 | ns |
| Duty_G | RX_CLK/占空比 | 40 | 50 | 60 | % |
| Tr/Tf | RX_CLK/上升下降时间(20% 至 80%) | 750 | ps |