ZHCADI8A December   2023  – November 2025 DP83822H , DP83822HF , DP83822I , DP83822IF , DP83826I

 

  1.   1
  2.   摘要
  3.   商标
  4. 1DP83822 应用概述
  5. 2排查 PHY 应用问题
    1. 2.1 原理图和布局检查清单
    2. 2.2 器件运行状况检查
      1. 2.2.1 电源斜坡时序检查
        1. 2.2.1.1 XI 时钟不稳定时的电源斜坡
      2. 2.2.2 电压检查
      3. 2.2.3 探测 RESET_N 信号
      4. 2.2.4 探测 RBIAS 引脚
      5. 2.2.5 探测 XI 时钟
      6. 2.2.6 在初始化期间探测搭接引脚
      7. 2.2.7 探测串行管理接口（MDC、MDIO）信号
        1. 2.2.7.1 读取并检查寄存器值
          1. 2.2.7.1.1 扩展寄存器访问
    3. 2.3 MDI 运行状况检查
      1. 2.3.1 磁性元件
      2. 2.3.2 探测 MDI 信号
      3. 2.3.3 链路质量检查
      4. 2.3.4 调试光纤连接
      5. 2.3.5 调试帧起始检测
      6. 2.3.6 合规性
    4. 2.4 MII 运行状况检查
      1. 2.4.1 MII 检查
      2. 2.4.2 RMII 检查
      3. 2.4.3 RGMII 检查
    5. 2.5 环回和 PRBS
      1. 2.5.1 环回模式
      2. 2.5.2 通过 MAC 发送和接收数据包
      3. 2.5.3 通过 BIST 发送和接收数据包
  6. 3工具和参考
    1. 3.1 DP83822 寄存器访问
    2. 3.2 Linux 上的软件和驱动程序调试
      1. 3.2.1 普通端子输出和解决方案
  7. 4总结
  8. 5参考资料
  9. 6修订历史记录

2.4.2 RMII 检查

DP83822 包含了简化媒体独立接口 (RMII) 协会提供的 RMII 规范中指定的 RMII。从架构上讲，RMII 规范在 MII 的任一侧提供了一个额外的调节层，但在没有 MII 的情况下可实现。DP83822 提供两种类型的 RMII 工作模式：RMII 住工作模式和 RMII 从工作模式。

RMII 主工作模式下，通过连接 XI 引脚的 25MHz CMOS 级振荡器或连接 XI 与 XO 引脚的 25MHz 晶体为 DP83822 供电。

在 RMII 从工作模式下，DP83822 由连接到 XI 引脚的 50MHz CMOS 电平振荡器供电，并且与 MAC 共用同一个时钟。

以三个 GPIO 中的任何一个为基准的 50MHz 输出时钟连接到 MAC。

注： 如果通过自举配置 RMII 主模式，则将在 RX_D3 (GPIO3) 上自动启用 50MHz 输出时钟。

RMII 规范具有以下特性：

  • 支持 100BASE-FX、100BASE-TX 和 10BASE-Te。
  • 从 MAC 到 PHY（或来自外部源）的单个时钟基准
  • 提供独立的 2 位宽发送和接收数据路径
  • 使用与 MII 接口相同的 CMOS 信号电平

该模式下，发送与接收路径均采用 50MHz 内部基准时钟，每个时钟周期可传输两比特数据。

表 2-19 中总结了 RMII 信号。

表 2-19 RMII 信号
功能引脚
数据信号TX_D[1:0]
RX_D[1:0]
发送和接收信号TX_EN
CRS_DV
RMII 从信令图 2-16 RMII 从信令
RMII 主信令图 2-17 RMII 主信令
注： 有关在 RMII 中继器模式下使用 DP83822 的信息，请参阅 DP83822 RMII 中继器模式。
表 2-20 RMII 发送时序
测试条件 最小值 典型值 最大值 单位
XI 时钟周期 20 ns
TX_D[1:0] 和 TX_EN 数据相对于 XI 上升沿的建立时间 1.4 ns
TX_D[1:0] 和 TX_EN 数据相对于 XI 上升沿的保持时间 2 ns
RMII 主时钟（RX_D3 时钟）周期 20
占空比 35 65 %
TX_D[1:0] 和 TX_EN 数据相对于 RMII 主时钟上升沿的建立时间 4 ns
TX_D[1:0] 和 TX_EN 数据相对于 RMII 主时钟上升沿的保持时间 2 ns
表 2-21 RMII 接收时序
测试条件 最小值 典型值 最大值 单位
XI 时钟周期 20 ns
TX_D[1:0] 和 TX_EN 数据相对于 XI 上升沿的建立时间 1.4 ns
TX_D[1:0] 和 TX_EN 数据相对于 XI 上升沿的保持时间 2 ns
RMII 主时钟（RX_D3 时钟）周期 20

占空比

 35 65 %
TX_D[1:0] 和 TX_EN 数据相对于 RMII 主时钟上升沿的建立时间 4 ns
TX_D[1:0] 和 TX_EN 数据相对于 RMII 主时钟上升沿的保持时间 2 ns

TX_D[1:0] 上的数据以 RMII 主模式和从模式下的 50MHz 时钟为基准锁存在 PHY 上。RX_D[1:0] 上的数据以 50MHz 时钟为基准提供。此外，CRS_DV 可被配置为 RX_DV 信号。它可以通过一种更简单的方法恢复接收数据，而无需将 RX_DV 与 CRS_DV 指示分开。

RMII 的 RX_CLK 和 RX_D0 时序（黄色波形（通道 1）= RX_CLK，蓝色波形（通道 2）= RX_D0）图 2-18 RMII 的 RX_CLK 和 RX_D0 时序（黄色波形（通道 1）= RX_CLK，蓝色波形（通道 2）= RX_D0）

有关简化媒体独立接口的更多信息，请参阅“DP83822 低功耗耐用型 10/100Mbps 以太网物理层收发器”数据表 的简化媒体独立接口 (RMII) 部分。