4 TPS62800/1/2/6/7/8：VSEL/MODE 引脚

VSEL/MODE 引脚的结构与 VSET/VID 引脚类似，但用于不同的设置。在 t_startup_delay 期间，RVSEL 电阻可以设置输出电压值，而在运行期间，该引脚允许启用强制 PWM 模式（将其连接到高电平）或节电模式（将其连接到低电平）（请参阅 TPS6280x 采用 6 引脚 0.35mm 间距 WCSP 封装的 1.8V 至 5.5V、0.6A/1A、2.3µA IQ 降压转换器数据表）。

针对 VSET/VID 引脚的注意事项仍然适用。如果设计人员希望在 PSM 下运行器件，则可以采用标准配置，如图 4-1 所示：放置一个接地的电阻即可。在 t_startup_delay 期间，可以执行 R2D 转换而不产生额外寄生效应，而在运行期间会将引脚下拉至 GND。

相反，如果设计人员希望将 VSEL/MODE 引脚设置为高电平（强制 PWM 运行模式），则需要与电阻并联一个驱动电路以正确驱动输入。

推荐的解决方案是使用一个外部数字电路（例如 FPGA 或 MCU）在运行期间正确驱动引脚，如图 4-2 所示。与以前一样，设计人员需要确保 GPIO 寄生效应低于Topic Link Label2中指出的最大寄生效应。