图 3-3 是 5V 至 5V 隔离式电源的参考原理图。

图 3-3 5V 至 5V 隔离式电源的参考设计（PSpice 原理图）

SN6501 的整流输出具有低纹波。当变压器的初级侧由稳定的 5V 电源 (VIN) 供电时，不能使用线性稳压器。但是，尤其是在与安全相关的应用中，例如分布式控制系统 (DCS)、可编程逻辑控制器 (PLC) 和纺织机械控制器中，应考虑有 ±10% 的 VIN 容差。因此，5V 电源在 4.5V 至 5.5V 范围内变化，整流器输出 (VOUT) 也以相同的比率变化。虽然 ISO1050 次级侧电源 (VLDO) 仅允许 4.75V 至 5.25V 的电压，但需要使用一个 5V LDO 来稳定整流器的输出。

选择 LDO 时的两个主要考虑因素是电流驱动能力和输入电压范围。SN6501 仅为 ISO1050 提供电流，因此电流驱动能力取决于 ISO1050，并且应该为最大电流留出裕量。当 ISO1050 具有 80mA（最大值）负载时，适合使用 100mA 至 150mA 的 LDO，例如 TPS70950 或 TLV70450。

变压器输出电压范围取决于变压器匝数比。在确定匝数比时，应考虑最小 VIN 和 LDO 效率。较大的匝数比可以避免 LDO 在 VIN 下降（VOUT 相应下降）时进入非线性区域，并保持稳定的 5V 输出。但是，由于 LDO 上的电压降较大，这会导致效率低下，并且还会在 VIN 急剧增加时迫使 LDO 输入电压超过额定值。

根据变压器的功率守恒原理，

此外，根据流经变压器初级和次级线圈的磁通量相同，我们得到：

• V_P = V_IN - V_RDS，是变压器初级侧的电压。
• V_S = V_LDO + V_Diode + V_Drop，是次级侧的电压。
• V_RDS 是 SN6501 功率晶体管导通电阻上的压降，随负载电流的变化而变化。
• V_Diode 是二极管正向电压。
• V_Drop 是 LDO 压降。

假设 ISO1050 具有最大负载，LDO 必须提供 80mA 电流 (I_S-max)。

在以下条件下求解这两个未知数（n 和 i_P）的线性方程：V_LDO = 5V，V_Diode = 0.2V，RDS = 2Ω（5V 时）。通常，LDO 在 100mA 负载下的压降大约为 150mV，但某些低成本 LDO 的压降会更大。在最坏的情况下，假设 V_Drop-max = 1V（100mA 时）。得到 n = 1.25，I_P = 100mA。

根据前面的理论计算公式，如果 ISO1050 处于最大电流负载下，则 LDO 必须提供大约 80mA 的电流以及 1V 的压降。变压器的匝数比不应小于 1.25。同时，SN6501 提供的最大初级电流为 100mA (I_P)，处于 5V 电源供电时的 350mA 电流范围内。图 3-4 和图 3-5 显示了输入电压下降或增加到设计限值时的 PSpice 仿真。根据仿真和计算结果，变压器最小输出为 5.45V；因此，选择一个在 100mA 的最大负载下压降低于 450mV 的 LDO 非常重要。

VOUT = 5.45V

图 3-4 在输入压降 s –10% 下的变压器输出

VOUT = 6.7V

图 3-5 在输入压降 s +10% 下的变压器输出