ZHCAB57C January   2020  – January 2024 TLV320ADC3120 , TLV320ADC3140 , TLV320ADC5120 , TLV320ADC5140 , TLV320ADC6120 , TLV320ADC6140

 

  1.   1
  2.   多个 TLV320ADCx140/PCMx140-Q1 PCM6xx0 器件共享 TDM 和 I2C 总线
  3.   商标
  4. 1简介
  5. 2共享控制总线
  6. 3共享音频总线
    1. 3.1 共享 TDM 的 ASI 配置
    2. 3.2 菊花链 TDM 的 ASI 配置
  7. 4为多个 TLV320ADCx140/PCMx140-Q1 EVM 配置 PurePath Console
    1. 4.1 更改 TLV320ADCx140/PCMx140-Q1 的默认 I2C 地址
    2. 4.2 启动 PurePath Console（针对多个器件）
  8. 5PurePath Console I2C 脚本
    1. 5.1 用于共享 TDM 的 TLV320ADCx140/PCMx140-Q1 I2C 脚本
    2. 5.2 用于菊花链 TDM 的 TLV320ADCx140/PCMx140-Q1 I2C 脚本
  9. 6修订历史记录

3 共享音频总线

TLV320ADCx140/PCMx140-Q1 和 TLV320ADCx120/PCMx120-Q1 器件通过时分多路复用 (TDM) 音频总线发送数字音频数据。一组通道传输从 FSYNC 的上升沿开始，先传输第一个数据时隙（时隙 0），然后按升序传输其余数据时隙（时隙 1、时隙 2，依此类推）。时隙包含来自 ADC 通道的转换数据。每个时隙在 BCLK 的上升沿或下降沿传输一个位，首先从最高有效位开始。图 3-1 展示了当 TX_OFFSET 设置为 0 时具有八个时隙的 TDM 总线运行的示例。在该图中，FSYNC 是来自主机处理器的帧同步信号，BCLK 是来自主机处理器的位时钟信号，SDOUT 是来自 TLV320ADCx140/PCMx140-Q1 和 TLV320ADCx120/PCMx120-Q1 器件的总线。TLV320ADCx140/PCMx140-Q1 和 TLV320ADCx120/PCMx120-Q1 支持 SDOUT 输出中多达 64 个时隙。

GUID-40E66FAB-7C4C-4885-81D9-1421D6C684B9-low.gif图 3-1 TDM 模式标准协议时序 (TX_OFFSET = 0)

为了使音频总线在 TDM 模式下正常工作，每帧的位时钟数必须大于或等于活动输出通道数乘以输出通道数据的编程字长，如方程式 1 所示。对于图 1-1 所示的示例（其中有四个器件，每个器件具有四个通道，采样速率为 48KHz，字长为 32 位），BCLK ≥ 4 × 4 × 48,000 × 32 = 24.576MHz。由于支持的最大 BCLK 为 25MHz，因此最大器件数取决于所使用的通道数、采样速率和字长，以保持位时钟 (BCLK) 低于 25MHz。

方程式 1. 25MHz ≥ 位时钟 ≥ (通道/器件数) × (器件数) × (采样速率) × (字长)
注： 对于大于 18.5MHz 的 BCLK 周期（有关相应的采样速率，请参阅数据表中支持的 FSYNC 和 BCLK 频率表），必须满足以下条件之一：
  • 微处理器必须通过增加一个 BCLK 周期延迟来锁存同边沿时钟极性上的 DOUT 数据，以便采集 DOUT 传输。
  • 通过在 ASI_CFG0 寄存器中设置 TX_EDGE = 1，ADC 必须在 BCLK 边沿的 DOUT 传输中增加半个周期的 DOUT 延迟 (图 3-7)。该设置将在微处理器的数据采集中增加 1 位偏移。

如果不遵守这些条件，可能会导致微处理器从 DOUT 采集损坏的数据。

TLV320ADCx140/PCMx140-Q1 和 TLV320ADCx120/PCMx120-Q1 支持使用两种方法将多个器件接到一起：共享 TDM 或菊花链 TDM。以下两部分详细介绍需要对哪些寄存器进行编程，以便将 TLV320ADCx140/PCMx140-Q1 器件配置为用这些方法共享 TDM 总线。