NESA011B march   2023  – june 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507

 

  1.   1
  2.   摘要
  3.   商標
  4. 1 MSPM0G 硬體設計檢查清單
  5. 2 MSPM0G 裝置中的電源供應器
    1. 2.1 數位電源供應
    2. 2.2 類比電源供應
    3. 2.3 內建電源供應器與電壓參考
    4. 2.4 電源供應器的建議去耦電路
  6. 3 重設和電源供應監控器
    1. 3.1 數位電源供應
    2. 3.2 電源供應監控器
  7. 4 時鐘系統
    1. 4.1 內部振盪器
    2. 4.2 外部振盪器
    3. 4.3 外部時鐘輸出 (CLK_OUT)
    4. 4.4 頻率時鐘計數器 (FCC)
  8. 5 偵錯器
    1. 5.1 偵錯埠針腳和針腳配置
    2. 5.2 具備標準 JTAG 連接器的偵錯埠連接
  9. 6 重要類比周邊設備
    1. 6.1 ADC 設計考量
    2. 6.2 OPA 設計考量
    3. 6.3 DAC 設計考量
    4. 6.4 COMP 設計考量
    5. 6.5 GPAMP 設計考量
  10. 7 主要數位周邊設備
    1. 7.1 計時器資源和設計考量
    2. 7.2 UART 和 LIN 資源與設計考量
    3. 7.3 MCAN 設計考量
    4. 7.4 I2C 及 SPI 設計考量
  11. 8 GPIO
    1. 8.1 GPIO 輸出切換速度及負載電容
    2. 8.2 GPIO 電流汲極與源極
    3. 8.3 高速 GPIO (HSIO)
    4. 8.4 高驅動 GPIO (HDIO)
    5. 8.5 開汲極 GPIO 無需使用位準移位器即可實現 5-V 通訊
    6. 8.6 無需使用電平移位器即可與 1.8-V 裝置通訊
    7. 8.7 未使用的針腳連接
  12. 9 佈線圖指南
    1. 9.1 電源供應配置
    2. 9.2 接地佈線圖考量事項
    3. 9.3 佈線、導孔和其他 PCB 元件
    4. 9.4 如何選擇電路板層及建議的堆疊
  13. 10開機載入程式
    1. 10.1 開機載入程式簡介
    2. 10.2 開機載入程式硬體設計考量
      1. 10.2.1 實體通訊介面
      2. 10.2.2 硬體叫用
  14. 11參考
  15. 12修訂記錄

9.2 接地佈線圖考量事項

系統接地是電路板上雜訊和 EMI 問題最重要的領域與基礎。將這些問題降到最低的最實際方法是使用單獨的接地平面。

什麼是接地雜訊？

每個從電路 (例如驅動器) 產生的訊號都有返回電流透過接地路徑流向其源極。隨着頻率的增加，或者甚至對於如繼電器這類簡單卻高電流的開關，由於線路阻抗在接地系統中產生干擾，而導致電壓下降。傳回路徑總是通過最小電阻。對 DC 訊號而言，那是最低電阻路徑，而對高頻訊號而言，則是最低阻抗路徑。這說明了接地平面可以簡化問題，同時也是確保訊號完整性的關鍵。

不建議數位傳回訊號傳播至類比傳回 (接地) 區域內；因此，設計人員必須拆分接地平面，使所有數位訊號傳回迴圈保持在其接地區域內。這種拆分應小心進行。許多設計都使用單一 (共用) 電壓穩壓器來產生相同電壓電平的數位與類比供應 (例如 3.3 V)。您需要隔離類比軌及數位電源軌及其各自的接地。隔離接地時要小心，因爲兩個接地都必須在某處短路。圖 9-2 顯示了不允許數位訊號傳回路徑形成通過類比接地的迴路的可能性。在每個設計上，考慮零組件放置位置等以決定共同點。請勿在串聯中加入任何電感器 (鐵氧體磁珠) 或電阻 (甚至非零 Ω) 與任何接地軌跡。阻抗會因高頻率的相關電感而增加，進而造成電壓差動。請勿將參考數位接地的訊號繞過類比接地或其他方向。

GUID-FFC7A720-EEE5-4779-AF98-23B47049DB1D-low.png圖 9-2 數位與類比接地與共用區域