ZHCSYT1A August   2025  – October 2025 TXE8116

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 SPI 总线时序要求
    8. 5.8 开关特性
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 I/O 端口
      2. 7.3.2 中断输出 (INT)
      3. 7.3.3 复位输入 (RESET)
      4. 7.3.4 失效防护模式
      5. 7.3.5 软件复位广播
      6. 7.3.6 突发模式
      7. 7.3.7 菊花链
      8. 7.3.8 多端口
    4. 7.4 器件功能模式
      1. 7.4.1 上电复位
    5. 7.5 编程
      1. 7.5.1 SPI 接口
      2. 7.5.2 SPI 数据格式
      3. 7.5.3 写入
      4. 7.5.4 读取
    6. 7.6 寄存器映射
      1. 7.6.1 控制寄存器：读取/写入与功能地址 (B23 - B16)
      2. 7.6.2 控制寄存器：端口选择与多端口 (B15 - B8)
      3. 7.6.3 寄存器说明
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 SPI 波形
    3. 8.3 电源相关建议
      1. 8.3.1 上电复位要求
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

4 引脚配置和功能

TXE8116 TXE8124 TXE8124 DGS (VSSOP) 封装，32 引脚（顶视图）图 4-1 TXE8124 DGS (VSSOP) 封装，32 引脚（顶视图）
TXE8116 TXE8124 TXE8124 RHB (VQFN) 封装，32 引脚（顶视图）图 4-3 TXE8124 RHB (VQFN) 封装，32 引脚（顶视图）
TXE8116 TXE8124 TXE8116 DGS (VSSOP) 封装，24 引脚（顶视图）图 4-2 TXE8116 DGS (VSSOP) 封装，24 引脚（顶视图）
TXE8116 TXE8124 TXE8116 RGE (VQFN) 封装，24 引脚（顶视图）图 4-4 TXE8116 RGE (VQFN) 封装，24 引脚（顶视图）
表 4-1 引脚功能
引脚 类型(1) 说明
名称 TXE8124 VSSOP32 TXE8116 VSSOP24 TXE8124 RHB32 TXE8116 RGE24
P2.0 12 - 1 - I/O P 端口输入/输出。上电时，端口 2 - IO #0 配置为输入
P2.1 13 - 2 - I/O P 端口输入/输出。上电时，端口 2 - IO #1 配置为输入
P2.2 14 - 3 - I/O P 端口输入/输出。上电时，端口 2 - IO #2 配置为输入
P2.3 15 - 4 - I/O P 端口输入/输出。上电时，端口 2 - IO #3 配置为输入
P2.4 16 - 5 - I/O P 端口输入/输出。上电时，端口 2 - IO #4 配置为输入
P2.5 17 - 6 - I/O P 端口输入/输出。上电时，端口 2 - IO #5 配置为输入
P2.6 18 - 7 - I/O P 端口输入/输出。上电时，端口 2 - IO #6 配置为输入
P2.7 19 - 8 - I/O P 端口输入/输出。上电时，端口 2 - IO #7 配置为输入
P1.7 20 13 9 5 I/O P 端口输入/输出。上电时，端口 1 - IO #7 配置为输入
P1.6 21 14 10 6 I/O P 端口输入/输出。上电时，端口 1 - IO #6 配置为输入
P1.5 22 15 11 7 I/O P 端口输入/输出。上电时，端口 1 - IO #5 配置为输入
P1.4 23 16 12 8 I/O P 端口输入/输出。上电时，端口 1 - IO #4 配置为输入
P1.3 24 17 13 9 I/O P 端口输入/输出。上电时，端口 1 - IO #3 配置为输入
P1.2 25 18 14 10 I/O P 端口输入/输出。上电时，端口 1 - IO #2 配置为输入
P1.1 26 19 15 11 I/O P 端口输入/输出。上电时，端口 1 - IO #1 配置为输入
P1.0 27 20 16 12 I/O P 端口输入/输出。上电时，端口 1 - IO #0 配置为输入
CS 28 21 17 13 I SPI 芯片选择输入。内部上拉电阻器
SCLK 29 22 18 14 I SPI 串行时钟输入。内部下拉电阻器
SDI 30 23 19 15 I SPI 串行数据输入。
复位/失效防护 31 24 20 16 I 低电平有效复位或失效防护输入。一个外部上拉电阻连接到 VCC。
INT 32 1 21 17 O 开漏中断输出。一个外部上拉电阻连接到 VCC。
SDO 1 2 22 18 O SPI 串行数据输出。推挽式输出
VCC 2 3 23 4 P 电源电压
GND 3 4 24 3 G 接地
P0.0 4 5 25 19 I/O P 端口输入/输出。上电时，端口 0 - IO #0 配置为输入
P0.1 5 6 26 20 I/O P 端口输入/输出。上电时，端口 0 - IO #1 配置为输入
P0.2 6 7 27 21 I/O P 端口输入/输出。上电时，端口 0 - IO #2 配置为输入
P0.3 7 8 28 22 I/O P 端口输入/输出。上电时，端口 0 - IO #3 配置为输入
P0.4 8 9 29 23 I/O P 端口输入/输出。上电时，端口 0 - IO #4 配置为输入
P0.5 9 10 30 24 I/O P 端口输入/输出。上电时，端口 0 - IO #5 配置为输入
P0.6 10 11 31 1 I/O P 端口输入/输出。上电时，端口 0 - IO #6 配置为输入
P0.7 11 12 32 2 I/O P 端口输入/输出。上电时，端口 0 - IO #7 配置为输入
(1) I = 输入，O = 输出，I/O = 输入或输出，G = 地，P = 电源