ZHCSSB8B june   2008  – june 2023 TXB0104-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求:VCCA = 1.2 V
    7. 6.7  时序要求:VCCA = 1.5V ± 0.1V
    8. 6.8  时序要求:VCCA = 1.8V ± 0.15V
    9. 6.9  时序要求:VCCA = 2.5V ± 0.2V
    10. 6.10 时序要求:VCCA = 3.3V ± 0.3V
    11. 6.11 开关特性:VCCA = 1.2 V
    12. 6.12 开关特性:VCCA = 1.5V ± 0.1V
    13. 6.13 开关特性:VCCA = 1.8V ± 0.15V
    14. 6.14 开关特性:VCCA = 2.5V ± 0.2V
    15. 6.15 开关特性:VCCA = 3.3V ± 0.3V
    16. 6.16 工作特性
    17. 6.17 典型特性
  8. 参数测量信息
  9. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 架构
      2. 8.3.2 输入驱动器要求
      3. 8.3.3 输出负载注意事项
      4. 8.3.4 启用和禁用
      5. 8.3.5 I/O 线路上的上拉或下拉电阻
    4. 8.4 器件功能模式
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计流程
      3. 9.2.3 应用曲线
  11. 10电源相关建议
  12. 11布局
    1. 11.1 布局指南
    2. 11.2 布局示例
  13. 12器件和文档支持
    1. 12.1 Receiving Notification of Documentation Updates
    2. 12.2 支持资源
    3. 12.3 商标
    4. 12.4 静电放电警告
    5. 12.5 术语表
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

输出负载注意事项

TI 建议采用较短的 PCB 布线长度进行仔细的 PCB 布局,以避免过多容性负载并确保发生正确的单稳态 (O.S.) 触发。PCB 信号布线长度应保持足够短,以使任何反射的往返延迟小于单稳态持续时间。这可确保任何反射在驱动器处都遇到低阻抗,从而提高信号完整性。O.S. 电路设计为保持约 10ns 时间。可驱动的集总负载的最大电容也直接取决于单稳态持续时间。对于非常重的容性负载,在信号完全驱动到正电源轨之前,单稳态可能会超时。已设置 O.S. 持续时间,以在动态 ICC、负载驱动能力和最大比特率这些注意事项之间实现更好的权衡。PCB 布线长度和连接器都增加了 TXB0104 输出的电容,因此建议考虑此集总负载电容,以避免 O.S. 再触发、总线争用、输出信号振荡或其他不利的系统级影响。