ZHCSO14B March 2017 – July 2025 TPS3851-Q1
PRODUCTION DATA
通过 1kΩ 至 100kΩ 的上拉电阻器将 RESET 连接到 VPU。当 VDD 大于负阈值电压 (VITN) 时,RESET 保持高电平(取消置位)。当 VDD 低于负阈值电压 (VITN) 时,RESET 则置为有效,驱动 RESET 引脚至低阻抗状态。当 VDD 高于 VITN + VHYST 时,就会启用一个延迟电路,它会在指定的复位延迟时间 (tRST) 内将 RESET 保持为低电平。当复位延迟过后,RESET 引脚进入高阻抗状态,并使用上拉电阻器将 RESET 保持在高电平。上拉电阻器必须连接到适当的电压轨,以便在正确的接口电压下连接其他器件。为了保持适当的电压电平,在选择上拉电阻值时要考虑一些因素。上拉电阻值由输出逻辑低电平电压 (VOL)、容性负载、泄漏电流 (ID) 和通过 RESET 引脚的电流 IRESET 决定。