ZHCSMZ5E April 2020 – February 2026 TLV841
PRODUCTION DATA
图 5-1 YBH 4 引脚 DSBGA 封装
图 5-2 YBH 4 引脚 DSBGA 封装
图 5-3 YBH 4 引脚 DSBGA 封装 | 引脚 | 类型(1) | 说明 | |||
|---|---|---|---|---|---|
| 引脚编号 | TLV841S | TLV841C | TLV841M | ||
| A1 | RESET | RESET | RESET | O | TLV841xxxL 的低电平有效输出复位信号:当 VDD 和 SENSE 电压降至低于负电压阈值 (VIT-) 或 MR 电压降至低于逻辑低电平阈值时,该引脚被驱动为逻辑低电平。RESET 保持逻辑低电平(置为有效),直到 MR 高于逻辑高电平阈值,或在 VDD 或 SENSE 电压上升至高于 VIT- + VHYS 后的延迟时间段 (tD) 内 |
| A1 | 复位 | 复位 | 复位 | O | TLV841xxxH 的高电平有效输出复位信号:当 VDD 或 SENSE 电压降至低于负电压阈值 (VIT-) 或 MR 电压降至低于逻辑低电平阈值时,该引脚被驱动为逻辑高电平。RESET 保持逻辑高电平(置为有效),直到 MR 高于逻辑高电平阈值,或在 VDD 或 SENSE 电压上升至高于 VIT- + VHYS 后的延迟时间段 (tD) 内 |
| A2 | VDD | VDD | VDD | I | 输入电源电压:VDD 引脚连接到电源,为器件供电。TLV841C 和 TLV841M 会监控 VDD 电压。TLV841S 仅监控 SENSE。良好的模拟设计实践建议将一个最低 0.1μF 的陶瓷电容器尽可能靠近 VDD 引脚放置。 |
| B1 | SENSE | _ | _ | I | SENSE 引脚:此引脚连接到要监控的电压。当 SENSE 上的电压降至低于负阈值电压 VIT- 时,复位置为有效。当 SENSE 上的电压升至高于正阈值电压 (VIT- + VHYS) 时,复位置为无效。对于有噪声的应用,可能需要靠近此引脚放置一个 10nF 至 100nF 的陶瓷电容器,以获得出色性能。 |
| B1 | _ | CT | _ | I | 电容器延时时间引脚:CT 引脚提供用户可编程的复位置为无效延迟时间。在该引脚上连接一个外部电容器可调整延时时间。不使用时,使引脚悬空以获得最小的固定延时时间。 |
| B1 | _ | _ | MR | I | 手动复位:将此引脚拉至逻辑低电平,以将 RESET 输出引脚中的复位信号(DL 和 PL 选项的 RESET 信号)置为有效。在 MR 引脚保持悬空或拉至逻辑高电平后,RESET 输出在复位延迟时间 (tD) 结束后置为无效以返回标称状态。如果未使用,则该引脚既可以保持悬空状态,也可以连接到 VDD。 |
| B2 | GND | GND | GND | _ | 接地 |