ZHCSYQ9 August   2025 TLIN4029A-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 ESD 等级 - IEC
    4. 5.4 热性能信息
    5. 5.5 建议运行条件
    6. 5.6 电气特性
    7. 5.7 占空比特性
    8. 5.8 时序要求
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 LIN（本地互连网络）总线
        1. 7.3.1.1 LIN 发送器特性
        2. 7.3.1.2 LIN 接收器特性
          1. 7.3.1.2.1 终端
      2. 7.3.2 TXD（发送输入和输出）
      3. 7.3.3 RXD（接收输出）
      4. 7.3.4 VSUP（电源电压）
      5. 7.3.5 GND（接地）
      6. 7.3.6 EN（使能输入）
      7. 7.3.7 保护特性
        1. 7.3.7.1 TXD 显性超时 (DTO)
        2. 7.3.7.2 总线卡滞显性系统故障：错误唤醒锁定
        3. 7.3.7.3 热关断
        4. 7.3.7.4 VSUP 上的欠压
        5. 7.3.7.5 未供电器件和 LIN 总线
    4. 7.4 器件功能模式
      1. 7.4.1 正常模式
      2. 7.4.2 睡眠模式
      3. 7.4.3 待机模式
      4. 7.4.4 唤醒事件
        1. 7.4.4.1 唤醒请求 (RXD)
        2. 7.4.4.2 代码转换
  9. 8 应用信息免责声明
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 正常模式应用手册
        2. 8.2.2.2 待机模式应用手册
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.7 占空比特性

参数在 -40℃ ≤ TA ≤ 125℃ 范围内有效（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
D112V 占空比 1（ISO 17987 参数 27）(3) THREC(MAX) = 0.744 x VSUP THDOM(MAX) = 0.581 x VSUP，VSUP = 7V 至 18V，tBIT = 50µs (20kbps)，D1 = tBUS_rec(min)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.396
D112V 占空比 1（ISO 17987 参数 27）(3) (4) THREC(MAX) = 0.625 x VSUP THDOM(MAX) = 0.581 x VSUP，VSUP = 4V 至 7V，tBIT = 50µs (20kbps)，D1 = tBUS_rec(min)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.396
D1 占空比 1 (1) (2) (4) THREC(MAX) = 0.744 x VSUP，
THDOM(MAX) = 0.581 x VSUP，
VSUP = 7V 至 18V，tBIT = 52μs
D1 = tBUS_rec(min)/(2 x tBIT)（请参阅 图 6-10、图 6-11）		 0.396
D212V 占空比 2（ISO 17987 参数 28）(3) THREC(MIN) = 0.422 x VSUP THDOM(MIN) = 0.284 x VSUP，VSUP = 7V 至 18V，tBIT = 50µs (20kbps)，D2 = tBUS_rec(MAX)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.581
D212V 占空比 2 (3) (4) THREC(MIN) = 0.546 x VSUP THDOM(MIN) = 0.4 x VSUP，VSUP = 4V 至 7V，tBIT = 50µs (20kbps)，D2 = tBUS_rec(MAX)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.581
D2 占空比 2(1) (2) (4) THREC(MIN) = 0.422 x VSUP，
THDOM(MIN) = 0.284 x VSUP，
VSUP = 7V 至 18V，tBIT = 52μs
D2 = tBUS_rec(MAX)/(2 x tBIT)（请参阅 图 6-10、图 6-11）		 0.581
D312V 占空比 3（ISO 17987 参数 29）(3) THREC(MAX) = 0.778 x VSUP THDOM(MAX) = 0.616 x VSUP，VSUP = 7V 至 18V，tBIT = 96µs (10.4kbps)，D3 = tBUS_rec(min)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.417
D312V 占空比 3(3) (4) THREC(MAX) = 0.645 x VSUP THDOM(MAX) = 0.616 x VSUP，VSUP = 4V 至 7V，tBIT = 96µs (10.4kbps)，D3 = tBUS_rec(min)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.417
D3 占空比 3 (1) (2) (4) THREC(MAX) = 0.778 x VSUP，
THDOM(MAX) = 0.616 x VSUP，
VSUP = 7V 至 18V，tBIT = 96μs
D3 = tBUS_rec(min)/(2 x tBIT)（请参阅 图 6-10、图 6-11）		 0.417
D412V 占空比 4（ISO 17987 参数 30）(3) THREC(MIN) = 0.389 x VSUP THDOM(MIN) = 0.251 x VSUP，VSUP = 7V 至 18V，tBIT = 96µs (10.4kbps)，D4 = tBUS_rec(MAX)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.59
D412V 占空比 4(3) (4) THREC(MIN) = 0.422 x VSUP THDOM(MIN) = 0.284 x VSUP，VSUP = 4V 至 7V，tBIT = 96µs (10.4kbps)，D4 = tBUS_rec(MAX)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.59
D4 占空比 4 (1) (2) (4) THREC(MIN) = 0.389 x VSUP，
THDOM(MIN) = 0.251 x VSUP，
VSUP = 7V 至 18V，tBIT = 96μs
D4 = tBUS_rec(MAX)/(2 x tBIT)（请参阅 图 6-10、图 6-11）		 0.59
D124V 占空比 1（ISO 17987 参数 72） THREC(MAX) = 0.710 x VSUP THDOM(MAX) = 0.544 x VSUP，VSUP = 15V 至 36V，tBIT = 50µs (20kbps)，D1 = tBUS_rec(min)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.33
D224V 占空比 2（ISO 17987 参数 73） THREC(MIN) = 0.446 x VSUP THDOM(MIN) = 0.302 x VSUP，VSUP = 15.6V 至 36V，tBIT = 50µs (20kbps)，D2 = tBUS_rec(MAX)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.642
D324V 占空比 3（ISO 17987 参数 74） THREC(MAX) = 0.744 x VSUP THDOM(MAX) = 0.581 x VSUP，VSUP = 7V 至 36V，tBIT = 96µs (10.4kbps)，D3 = tBUS_rec(min)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.386
D324V 占空比 (4) THREC(MAX) = 0.645 x VSUP THDOM(MAX) = 0.581 x VSUP，VSUP = 4V 至 7V，tBIT = 96µs (10.4kbps)，D3 = tBUS_rec(min)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.386
D424V 占空比 4（ISO 17987 参数 75）(4) THREC(MIN) = 0.422 x VSUP THDOM(MIN) = 0.284 x VSUP，VSUP = 4.6V 至 36V，tBIT = 96µs (10.4kbps)，D4 = tBUS_rec(MAX)/(2 x tBIT)（请参阅 图 6-10、图 6-11） 0.591
D1LB 低电量时的占空比 1 (1) (2) (4) THREC(MAX) = 0.665 x VSUP，
THDOM(MAX) = 0.499 x VSUP，
VSUP = 5.5V 至 7V，tBIT = 52μs		 0.396
D2LB 低电量时的占空比 2 (1) (2) (4) THREC(MAX) = 0.496 x VSUP
THDOM(MAX) = 0.361 x VSUP
VSUP = 6.1V 至 7V，tBIT = 52μs		 0.581
D3LB 低电量时的占空比 3 (1) (2) (4) THREC(MAX) = 0.665 x VSUP，
THDOM(MAX) = 0.499 x VSUP，
VSUP = 5.5V 至 7V，tBIT = 96μs		 0.396
D4LB 低电量时的占空比 4 (1) (2) (4) THREC(MAX) = 0.496 x VSUP
THDOM(MAX) = 0.361 x VSUP
VSUP = 6.1V 至 7V，tBIT = 96μs		 0.581
Tr-d 最大值 占空比的发送器传播
延迟时序(1) (2) (4)
隐性状态至显性状态		 THREC(MAX) = 0.744 x VSUP，
THDOM(MAX) = 0.581 x VSUP
7V ≤ VSUP ≤ 18V，tBIT = 52μs
tREC(MAX)_D1 - tDOM(MIN)_D1		 10.8 µs
Td-r 最大值 占空比的发送器传播
延迟时序(1) (2) (4)
显性状态至隐性显性状态		 THREC(MAX) = 0.422 x VSUP，
THDOM(MAX) = 0.284 x VSUP
7V ≤ VSUP ≤ 18V，tBIT = 52μs
tDOM(MAX)_D2 - tREC(MIN)_D2		 8.4 µs
Tr-d 最大值 占空比的发送器传播
延迟时序(1) (2) (4)
隐性状态至显性状态		 THREC(MAX) = 0.778 x VSUP，
THDOM(MAX) = 0.616 x VSUP
7V ≤ VSUP ≤ 18V，tBIT = 96μs
tREC(MAX)_D3 - tDOM(MIN)_D3		 15.9 µs
Td-r 最大值 占空比的发送器传播
延迟时序(1) (2) (4)
显性状态至隐性显性状态		 THREC(MIN) = 0.389 x VSUP，
THDOM(MIN) = 0.251 x VSUP
7V ≤ VSUP ≤ 18V，tBIT = 96μs
tDOM(MAX)_D4 - tREC(MIN)_D4		 17.28 µs
Tr-d max_low 占空比的低电量发送器
传播延迟时序(1) (2) (4)
隐性状态至显性状态		 THREC(MAX) = 0.665 x VSUP，
THDOM(MAX) = 0.499 x VSUP
5.5V ≤ VSUP ≤ 7V，tBIT = 52μs
tREC(MAX)_low - tDOM(MIN)_low		 10.8 µs
Td-r max_low 占空比的低电量发送器
传播延迟时序(1) (2) (4)
显性状态至隐性状态		 THREC(MAX) = 0.496 x VSUP
THDOM(MAX) = 0.361 x VSUP
6.1V ≤ VSUP ≤ 7V，tBIT = 52μs
tDOM(MAX)_low - tREC(MIN)_low		 8.4 µs
(1) SAE 2602 指挥官节点负载条件：5.5nF/4kΩ 和 899pF/20kΩ
(2) SAE 2602 响应者节点负载条件：5.5nF/875Ω 和 899pF/900Ω
(3) ISO 17987 总线负载条件（CLINBUS、RLINBUS）包括 1nF/1kΩ、6.8nF/660Ω、10nF/500Ω。
(4) 根据设计确定