ZHCSO77B June   2021  – April 2025 TAS5828M

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 典型特性
      1. 5.7.1 采用 BD 调制的桥接负载 (BTL) 配置曲线
      2. 5.7.2 采用 1SPW 调制的桥接负载 (BTL) 配置曲线
      3. 5.7.3 采用 BD 调制的并行桥接负载 (PBTL) 配置
      4. 5.7.4 采用 1SPW 调制的并行桥接负载 (PBTL) 配置
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 电源
      2. 7.3.2 器件时钟
      3. 7.3.3 串行音频端口 – 时钟速率
      4. 7.3.4 时钟暂停自动恢复
      5. 7.3.5 采样率动态变化
      6. 7.3.6 串行音频端口 - 数据格式和位深度
      7. 7.3.7 数字音频处理
      8. 7.3.8 D 类音频放大器
        1. 7.3.8.1 扬声器放大器增益选择
        2. 7.3.8.2 D 类环路带宽和开关频率设置
    4. 7.4 器件功能模式
      1. 7.4.1 软件控制
      2. 7.4.2 扬声器放大器工作模式
        1. 7.4.2.1 BTL 模式
        2. 7.4.2.2 PBTL 模式
      3. 7.4.3 低 EMI 模式
        1. 7.4.3.1 展频
        2. 7.4.3.2 通道间相移
        3. 7.4.3.3 多器件 PWM 相位同步
          1. 7.4.3.3.1 启动阶段与 I2S 时钟的相位同步
          2. 7.4.3.3.2 通过 GPIO 实现相位同步
      4. 7.4.4 热折返
      5. 7.4.5 器件状态控制
      6. 7.4.6 器件调制
        1. 7.4.6.1 BD 调制
        2. 7.4.6.2 1SPW 调制
        3. 7.4.6.3 混合调制
    5. 7.5 编程和控制
      1. 7.5.1 I2C 串行通信总线
      2. 7.5.2 硬件控制模式
      3. 7.5.3 I2C 目标地址
        1. 7.5.3.1 随机写入
        2. 7.5.3.2 顺序写入
        3. 7.5.3.3 随机读取
        4. 7.5.3.4 顺序读取
        5. 7.5.3.5 DSP 存储器 Book、Page 和 BQ 更新
        6. 7.5.3.6 校验和
          1. 7.5.3.6.1 循环冗余校验 (CRC) 校验和
          2. 7.5.3.6.2 异或 (XOR) 校验和
      4. 7.5.4 通过软件进行控制
        1. 7.5.4.1 启动过程
        2. 7.5.4.2 关断过程
      5. 7.5.5 保护和监控
        1. 7.5.5.1 过流限制（逐周期）
        2. 7.5.5.2 过流关断 (OCSD)
        3. 7.5.5.3 直流检测误差
        4. 7.5.5.4 过热关断 (OTSD)
        5. 7.5.5.5 PVDD 过压和欠压误差
        6. 7.5.5.6 PVDD 压降检测
        7. 7.5.5.7 时钟故障
  9. 8 寄存器映射
    1. 8.1 CONTROL PORT 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 电感器选型
      2. 9.1.2 自举电容器
      3. 9.1.3 电源去耦
      4. 9.1.4 输出 EMI 滤波
    2. 9.2 典型应用
      1. 9.2.1 2.0（立体声 BTL）系统
      2. 9.2.2 设计要求
      3. 9.2.3 详细设计过程
        1. 9.2.3.1 第一步：硬件完整性
        2. 9.2.3.2 第二步：硬件完整性
        3. 9.2.3.3 第三步：软件集成
      4. 9.2.4 单声道 (PBTL) 系统
      5. 9.2.5 高级 2.1 系统（两个 TAS5828M 器件）
    3. 9.3 电源相关建议
      1. 9.3.1 DVDD 电源
      2. 9.3.2 PVDD 电源
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 音频放大器通用指南
        2. 9.4.1.2 PVDD 网络中 PVDD 旁路电容布置的重要性
        3. 9.4.1.3 优化散热性能
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 器件命名规则
      2. 10.1.2 开发支持
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • DAD|32
散热焊盘机械数据 (封装 | 引脚)
订购信息

9.1.3 电源去耦

为确保高效率、低 THD 和高 PSRR，需要进行适当的电源去耦。电源线路上的噪声瞬态是短时电压峰值。这些峰值可能包含高达数百兆赫的频率分量。必须使用一些大于 22µF 的优质、低 ESL、低 ESR 电容器对电源输入进行去耦。这些电容器将低频噪声旁路到接地平面。对于高频去耦，请将 1µF 或 0.1µF 电容器尽可能靠近器件的 PVDD 引脚布置。