ZHCSMQ9B September   2020  – November 2022 SN65MLVD203B

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  电气特性 - 驱动器
    7. 6.7  电气特性 - 接收器
    8. 6.8  开关特性 - 驱动器
    9. 6.9  开关特性 - 接收器
    10. 6.10 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagrams
    3. 8.3 Feature Description
      1. 8.3.1 Power-On-Reset
      2. 8.3.2 ESD Protection
      3. 8.3.3 RX Maximum Jitter While DE Toggling
    4. 8.4 Device Functional Modes
      1. 8.4.1 Operation with VCC < 1.5 V
      2. 8.4.2 Operations with 1.5 V ≤ VCC < 3 V
      3. 8.4.3 Operation with 3 V ≤ VCC < 3.6 V
      4. 8.4.4 Device Function Tables
      5. 8.4.5 Equivalent Input and Output Schematic Diagrams
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Multipoint Communications
      2. 9.2.2 Design Requirements
      3. 9.2.3 Detailed Design Procedure
        1. 9.2.3.1  Supply Voltage
        2. 9.2.3.2  Supply Bypass Capacitance
        3. 9.2.3.3  Driver Input Voltage
        4. 9.2.3.4  Driver Output Voltage
        5. 9.2.3.5  Termination Resistors
        6. 9.2.3.6  Receiver Input Signal
        7. 9.2.3.7  Receiver Input Threshold (Failsafe)
        8. 9.2.3.8  Receiver Output Signal
        9. 9.2.3.9  Interconnecting Media
        10. 9.2.3.10 PCB Transmission Lines
      4. 9.2.4 Application Curves
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
        1. 9.4.1.1 Microstrip vs. Stripline Topologies
        2. 9.4.1.2 Dielectric Type and Board Construction
        3. 9.4.1.3 Recommended Stack Layout
        4. 9.4.1.4 Separation Between Traces
        5. 9.4.1.5 Crosstalk and Ground Bounce Minimization
        6. 9.4.1.6 Decoupling
      2. 9.4.2 Layout Example
  10. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 Trademarks
    5. 10.5 Electrostatic Discharge Caution
    6. 10.6 术语表
  11. 11Mechanical, Packaging, and Orderable Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.9 开关特性 - 接收器

在建议运行条件下测得（除非另有说明）
参数 测试条件 最小值 典型值(1) 最大值 单位
tPLH 传播延时，低至高电平输出 CL = 15pF，请参阅Figure 7-10 2 6 10 ns
tPHL 传播延时，高至低电平输出 2 6 10 ns
tr 输出信号上升时间 2.3 ns
tf 输出信号下降时间 2.3 ns
tsk(p) 脉冲偏斜 (|tpHL – tpLH|) 1 型 CL = 15pF，请参阅Figure 7-10 80 600 ps
tsk(pp) 器件间偏斜(2) CL = 15pF，请参阅Figure 7-10 1 ns
tjit(per) 周期抖动，rms（1 个标准差）(3) 62.5MHz 时钟输入(4) 5 ps
tjit(per) 周期抖动，rms（1 个标准差）(3) 100MHz 时钟输入(4) 3 ps
tjit(pp) 峰峰值抖动(3) (6) 1 型 125Mbps 8b10b 输入(5) 130 ps
tjit(pp) 峰峰值抖动(3) (6) 1 型 200Mbps 8b10b 输入(5) 250 ps
tjit(pp) 峰峰值抖动(3) (6) 1 型 200Mbps 215 –1 PRBS 输入(5) 300 ps
tPHZ 禁用时间，高电平至高阻抗输出 请参阅Figure 7-11 6 10 ns
tPLZ 禁用时间，低电平至高阻抗输出 6 10 ns
tPZH 启用时间，高阻抗至高电平输出 10 15 ns
tPZL 启用时间，高阻抗至低电平输出 10 15 ns
(1) 所有典型值均在 25°C 和 3.3V 电源电压条件下测得。
(2) 器件间偏斜定义为在相同 V/T 条件下运行的两个器件之间的传播延迟差异。
(3) 抖动由设计和特性来确保。已从数字中减去激励抖动。
(4) VID = 200mVpp ，Vcm = 1V，tr = tf = 0.5ns（10% 至 90%），对 30K 个样本测得。
(5) VID = 200mVpp ，Vcm = 1V，tr = tf = 0.5ns（10% 至 90%），对 100K 个样本测得。
(6) 峰峰值抖动包括脉冲偏斜 (tsk(p)) 引起的抖动