ZHCSYO6 July   2024 MSPM0C1106-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 器件比较
  7. 6 引脚配置和功能
    1. 6.1 引脚图
    2. 6.2 引脚属性
      1.      10
    3. 6.3 信号说明
      1.      12
      2.      13
      3.      14
      4.      15
      5.      16
      6.      17
      7.      18
      8.      19
      9.      20
      10.      21
      11.      22
      12.      23
    4. 6.4 未使用引脚的连接
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  建议运行条件
    4. 7.4  热性能信息
    5. 7.5  电源电流特性
      1. 7.5.1 运行/睡眠模式
      2. 7.5.2 停止/待机模式
      3. 7.5.3 关断模式
    6. 7.6  电源时序
      1. 7.6.1 电源斜坡
      2. 7.6.2 POR 和 BOR
    7. 7.7  闪存特性
    8. 7.8  时序特性
    9. 7.9  时钟规格
      1. 7.9.1 系统振荡器 (SYSOSC)
      2. 7.9.2 低频振荡器 (LFOSC)
      3. 7.9.3 高频晶体/时钟
      4. 7.9.4 低频晶体/时钟
    10. 7.10 数字 IO
      1. 7.10.1 电气特性
      2. 7.10.2 开关特性
    11. 7.11 模拟多路复用器 VBOOST
    12. 7.12 ADC
      1. 7.12.1 电气特性
      2. 7.12.2 开关特性
      3. 7.12.3 线性参数
      4. 7.12.4 典型连接图
    13. 7.13 温度传感器
    14. 7.14 VREF
      1. 7.14.1 电气特性
      2. 7.14.2 电压特性
    15. 7.15 比较器 (COMP)
      1. 7.15.1 比较器电气特性
    16. 7.16 I2C
      1. 7.16.1 I2C 特性
      2. 7.16.2 I2C 滤波器
      3. 7.16.3 I2C 时序图
    17. 7.17 SPI
      1. 7.17.1 SPI
      2. 7.17.2 SPI 时序图
    18. 7.18 UART
    19. 7.19 TIMx
    20. 7.20 仿真和调试
      1. 7.20.1 SWD 时序
  9. 8 详细说明
    1. 8.1  概述
    2. 8.2  CPU
    3. 8.3  工作模式
      1. 8.3.1 不同工作模式下的功能
    4. 8.4  电源管理单元 (PMU)
    5. 8.5  时钟模块 (CKM)
    6. 8.6  DMA_B
    7. 8.7  事件
    8. 8.8  存储器
      1. 8.8.1 内存组织
      2. 8.8.2 外设文件映射
      3. 8.8.3 外设中断向量
    9. 8.9  闪存存储器
    10. 8.10 SRAM
    11. 8.11 GPIO
    12. 8.12 IOMUX
    13. 8.13 ADC
    14. 8.14 温度传感器
    15. 8.15 低频子系统 (LFSS)
    16. 8.16 VREF
    17. 8.17 COMP
    18. 8.18 安全性
    19. 8.19 CRC
    20. 8.20 UART
    21. 8.21 I2C
    22. 8.22 SPI
    23. 8.23 IWDT
    24. 8.24 WWDT
    25. 8.25 RTC_B
    26. 8.26 计时器 (TIMx)
    27. 8.27 器件模拟连接
    28. 8.28 输入/输出图
    29. 8.29 串行线调试接口
    30. 8.30 器件出厂常量
    31. 8.31 标识
  10. 9 应用、实施和布局
    1. 9.1 典型应用
      1. 9.1.1 原理图
  11. 10器件和文档支持
    1. 10.1 入门和后续步骤
    2. 10.2 器件命名规则
    3. 10.3 工具与软件
    4. 10.4 文档支持
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

9.1.1 原理图

TI 建议将 10µF 和 0.1µF 的低 ESR 陶瓷去耦电容组合连接至 VDD 和 VSS 引脚。可以使用电容值较大的电容，但可能会影响电源轨斜升时间。去耦电容必须尽可能靠近其去耦的引脚的位置（几毫米范围内）。

NRST 复位引脚需要连接一个外部 47kΩ 上拉电阻器和一个 1000pF 下拉电容器。

对于支持外部晶体的器件，需要为晶体振荡器引脚使用外部旁路电容器。请参阅 MSPM0 C 系列微控制器技术参考手册，其中介绍了如何计算电容器的容值。

对于 5V 容限开漏 IO (ODIO)，需要使用一个上拉电阻器来输出逻辑高电平信号。如果使用了 ODIO，那么这是实现 I2C 和 UART 功能所必需的。

MSPM0C1105-Q1 MSPM0C1106-Q1 典型应用原理图图 9-1 典型应用原理图