ZHCSQU4B May   2023  – November 2023 LP5860T

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7.     14
    8. 6.7 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 时分多路复用矩阵
      2. 7.3.2 模拟调光（电流增益控制）
        1. 7.3.2.1 全局 3 位最大电流 (MC) 设置
        2. 7.3.2.2 3 组 7 位颜色电流 (CC) 设置
        3. 7.3.2.3 单独 8 位点电流 (DC) 设置
      3. 7.3.3 PWM 调光
        1. 7.3.3.1 用于每个 LED 点的单独 8 位/16 位 PWM
        2. 7.3.3.2 可编程分组 8 位 PWM 调光
        3. 7.3.3.3 用于全局调光的 8 位 PWM
      4. 7.3.4 导通和关断控制
      5. 7.3.5 数据刷新模式
      6. 7.3.6 完整的可寻址 SRAM
      7. 7.3.7 保护和诊断
        1. 7.3.7.1 LED 开路检测
        2. 7.3.7.2 LED 短路检测
        3. 7.3.7.3 热关断
        4. 7.3.7.4 UVLO（欠压锁定）
    4. 7.4 器件功能模式
    5. 7.5 编程
      1. 7.5.1 接口选择
      2. 7.5.2 I2C 接口
        1. 7.5.2.1 I2C 数据事务
        2. 7.5.2.2 I2C 数据格式
        3. 7.5.2.3 多器件连接
      3. 7.5.3 编程
        1. 7.5.3.1 SPI 数据事务
        2. 7.5.3.2 SPI 数据格式
        3. 7.5.3.3 多器件连接
    6. 7.6 寄存器映射
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 应用
      2. 8.2.2 设计要求
      3. 8.2.3 详细设计过程
        1. 8.2.3.1 编程过程
      4. 8.2.4 应用性能曲线图
    3. 8.3 电源相关建议
      1. 8.3.1 VDD 输入电源建议
      2. 8.3.2 VLED 输入电源建议
      3. 8.3.3 VIO 输入电源建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.5.2.1 I2C 数据事务

在时钟信号 (SCL) 的高电平期间，SDA 线上的数据必须保持稳定。换句话说，只有在时钟信号为低电平时才能改变数据线的状态。启动和停止条件对数据传输会话的开始和结束进行分类。启动条件定义为当 SCL 线为高电平时 SDA 信号从高电平到低电平的转换。停止条件定义为当 SCL 为高电平时 SDA 从低电平到高电平的转换。总线领导者始终生成启动和停止条件。总线在启动条件之后被视为忙状态，在停止条件之后被视为空闲状态。在数据发送期间，总线领导者可以生成重复的启动条件。首次启动和重复启动条件在功能上是等效的。

每个数据字节必须后跟一个确认位。领导者生成与确认相关的时钟脉冲。领导者会在确认时钟脉冲期间释放 SDA 线（高电平）。该器件在第 9 个时钟脉冲期间将 SDA 线拉至低电平，表示确认。该器件在收到每个字节后生成确认。

在每个字节后确认的规则有一个例外。当领导者是接收器时，它必须通过不确认（否定确认）跟随者在时钟沿输出的最后一个字节来向发送器指示数据结束。该否定确认仍包含确认时钟脉冲（由领导者生成），但未将 SDA 线拉至低电平。