使用以下建议实现输出电流的纳秒级上升时间。对于需要宽松瞬态性能的直流应用和其他应用，布局指南可能会略有偏离。

• R_SNUB 和 C_SNUB 的放置：
  • 将 R_SNUB 和 C_SNUB 放置在尽可能靠近器件的位置。
  • 缓冲器路径中的任何寄生串联电感都会降低缓冲器的效率。使用低电感元件来提高效率。
  • 在 IOUT 和 PGND 引脚的任一侧添加两个缓冲电路（请参阅图 7-4）。
• 电容器组放置：
  • 需要一个电容器组来为 VLD 和 PVDD 电源引脚提供快速瞬态电流。
  • 尽可能靠近 VLD 和 PVDD 引脚放置电容器组。
  • 电容器组通常包含一个低 ESL 电容器，作为最靠近引脚的第一个电容器。
• PVDD 与 AVDD 之间的连接：
  • PVDD 和 AVDD 必须采用星型连接。添加串联铁氧体磁珠和窄布线，有助于最大限度降低两个引脚之间的高频噪声和干扰。两个电源必须处于相同的电势。
  • 每个电源必须具有专用的去耦电容器，以提供足够的瞬态电流。
• LVDS 引脚的 EP 和 EN 布线：
  • 以差分方式进行 EP 和 EN 布线，并使用 100Ω 电阻进行端接。差分布线可提高信号完整性并降低电磁干扰 (EMI)。
• IOUT 迹线设计：
  • C_BANK、VLD、LOAD、I_OUT 和 PGND 必须形成一个紧密环路以降低迹线电感的影响。
  • I_OUT 迹线必须具有厚覆铜以有效处理大电流并减少迹线电感。
  • 在无法最小化环路的情况下，将 VLD C_BANK 的 to 和 return 部分的线路布置到彼此之上。此布线通过使用 PCB 的顶层和第二层沿相反方向承载电流来实现。这种布局技术可以减少共源电感（另请参阅图 7-7）。
• 热性能
  • 在 I_OUT 和 PGND 引脚下方放置散热过孔以高效地散热。
  • PCB 底层的散热平面可用作有效的散热器；但是添加平面或散热器会增加 IOUT 上的电容。电容的这种增加会导致 I_OUT 脉冲中的过冲增加。
  • 如果不希望出现过冲，请适当调整缓冲器或增大串联阻尼电阻 R_DAMP。