ZHCSV83 March 2024 LMG3425R030
PRODUCTION DATA
电源环路由半桥中的两个器件与高压母线电容组成，能够在开关事件期间产生很高的 di/dt。通过最大限度减小该环路的电感，能够降低振铃与电磁干扰（EMI），以及降低器件上的电压应力。
将功率器件尽可能靠近放置，以便最大限度减小电源环路电感。去耦电容器与两个器件放置在一条直线上。它们可以靠近任何一个器件放置。在“布局示例”中，去耦电容器与器件放置在同一层。返回路径（本例中为 PGND）位于靠近顶层的第二层。通过使用内层（而非底层），能够减小环路的垂直尺寸，进而更大限度降低电感。器件端子与总线电容附近存在大量过孔，能够在将高频开关电流传输至内层的同时，最大限度降低阻抗。
对于电源环路电感，可根据漏源电压开关波形的振铃频率 fring，利用以下公式估算：
其中，Cring 等于总线电压下的 COSS（参阅 图 5-8，了解典型值）加上来自电路板与负载电感器或变压器的漏源寄生电容。
由于负载元件的寄生电容很难表征，因此建议捕捉不含负载元件的 VDS 开关波形，用以估算电源环路电感。通常，“布局示例”的电源环路电感约为 2.5nH。