ZHCSXV1A March 2025 – August 2025 DRV8263-Q1
PRODUCTION DATA
DRV8263-Q1 器件提供三种独立模式,支持对 EN/IN1 和 PH/IN2 引脚采用不同的控制方案。通过 MODE 设置选择控制模式。MODE 是基于 HW 型号的 MODE 引脚或基于 SPI 型号的 CONFIG3 寄存器中的 S_MODE 位的三级设置,如 表 7-3 所述:
| MODE 引脚 | S_MODE 位 | 器件模式 | 说明 |
|---|---|---|---|
|
RLVL1 |
00b | PH/EN 模式 | 全桥模式,其中 EN/IN1 是 PWM 输入,PH/IN2 是方向输入 |
| RLVL2 |
01b |
独立模式 |
独立控制 2 个半桥 |
|
RLVL3 |
10b、11b | 脉宽调制(PWM )模式 | 全桥模式,其中 EN/IN1 和 PH/IN2 根据方向分别控制 PWM |
在 HW 型号中,MODE 引脚在上电或从休眠中唤醒后的器件初始化期间被锁存。运行期间,更新受阻。
在 SPI 型号的器件中,只要 SPI 通信可用,就可以通过写入 S_MODE 位和 来随时更改模式设置。此更改会立即反映出来。
输入端可接受 100% 或 PWM 驱动模式的静态或脉宽调制 (PWM) 电压信号。可以在应用 VM 之前为器件输入引脚供电。默认情况下,nSLEEP 和 DRVOFF 引脚分别具有内部下拉和上拉电阻器,以便在没有输入时保持输出为高阻态。EN/IN1 和 PH/IN2 引脚也都具有内部下拉电阻器。下文提供了每种控制模式的真值表。
在开关半桥上的高侧和低侧 FET 之间转换时,该器件会自动生成所需的死区时间。该时序基于内部 FET 栅源电压反馈。无需外部时序。该方案提供了最短的死区时间,同时保证没有击穿电流。