ZHCSU04 November   2023 DAC61401 , DAC81401

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  最大绝对额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求：写入，IOVDD：1.7 V 至 2.7 V
    7. 5.7  时序要求：写入，IOVDD：2.7V 至 5.5V
    8. 5.8  时序要求：读取和菊花链，FSDO = 0，IOVDD：1.7 V 至 2.7 V
    9. 5.9  时序要求：读取和菊花链，FSDO = 1，IOVDD：1.7 V 至 2.7 V
    10. 5.10 时序要求：读取和菊花链，FSDO = 0，IOVDD：2.7V 至 5.5V
    11. 5.11 时序要求：读取和菊花链，FSDO = 1，IOVDD：2.7V 至 5.5V
    12. 5.12 时序图
    13. 5.13 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 数模转换器 (DAC) 架构
      2. 6.3.2 R-2R 梯形 DAC
      3. 6.3.3 可编程增益输出缓冲器
      4. 6.3.4 感测引脚
      5. 6.3.5 DAC 寄存器结构
        1. 6.3.5.1 输出更新
        2. 6.3.5.2 软件清除
          1. 6.3.5.2.1 软件复位模式
      6. 6.3.6 内部基准
      7. 6.3.7 电源序列
        1. 6.3.7.1 上电复位 (POR)
      8. 6.3.8 过热警报
    4. 6.4 器件功能模式
      1. 6.4.1 省电模式
    5. 6.5 编程
      1. 6.5.1 独立操作
      2. 6.5.2 菊花链运行
      3. 6.5.3 帧错误校验
  8. 7 寄存器映射
    1. 7.1 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 主要元件
        2. 8.2.2.2 补偿电容器
        3. 8.2.2.3 增益级
        4. 8.2.2.4 衰减和缓冲级
        5. 8.2.2.5 外部电源
        6. 8.2.2.6 保护设计
        7. 8.2.2.7 设计精度
      3. 8.2.3 应用曲线
    3. 8.3 初始化设置
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.5 电气特性

所有最小值和最大值的条件为 TA = –40°C 至 +125°C；除非另有说明，否则所有典型值的条件为 TA = 25°C、AVDD = 4.5V 至 41.5V、AVSS =–21.5V 至 0V、VDD = 5.0V、VREFIO = 2.5V（外部基准）、IOVDD = 1.7V、VSENSEN = 0V、DAC 输出为空载、CCOMP 未连接，且数字输入处于 IOVDD 或 GND
参数 测试条件 最小值 典型值 最大值 单位
静态性能(1)
分辨率 DAC81401 16 位
DAC61401 12 位
INL 积分非线性(1) DAC81401，
除 0V 至 40V 范围外的所有范围		 -1 ±0.4 1 LSB
DAC81401，0V 至 40V 范围 -2 2 LSB
DAC61401 -1 1 LSB
DNL 微分非线性 -1 ±0.3 1 LSB
TUE 总体未调整误差(1) 单极范围，AVSS = 0V -0.09 0.09 %FSR
单极范围，AVSS = 0V，
0°C ≤ TA ≤ +50°C		 -0.07 0.07
双极范围，–21.5V ≤ AVSS < 0V -0.085 0.085
OE 偏移误差(1) 单极范围，AVSS = 0V
双极范围，–21.5V ≤ AVSS < 0V		 -0.05 0.05 %FSR
OE-TC 偏移误差温度系数 单极范围，AVSS = 0V
双极范围，–21.5V ≤ AVSS < 0V		 ±2 ppmFSR/°C
ZCE 零代码（负满量程）误差 单极范围，AVSS = 0V 0.1 %FSR
双极范围，–21.5V ≤ AVSS < 0V 0.05
ZCE-TC 零代码（负满量程）误差温度系数 单极范围，AVSS = 0V
双极范围，–21.5V ≤ AVSS < 0V		 ±2 ppmFSR/°C
FSE 满量程误差(2) 单极范围，AVSS = 0V
双极范围，–21.5V ≤ AVSS < 0V		 -0.08 0.08 %FSR
FSE-TC 满量程误差温度系数(2) ±3 ppmFSR/°C
GE 增益误差(1) 单极范围，AVSS = 0V –0.075 0.075 %FSR
BPGE 增益误差(1) 双极范围，–21.5V ≤ AVSS < 0V -0.065 0.065 %FSR
GE-TC 增益误差温度系数 ±2 ppmFSR/°C
BPZE 双极性零（中标度）误差 双极范围，–21.5V ≤ AVSS < 0V -0.03 0.03 %FSR
BPZE-TC 双极零（中量程）误差温度系数 双极范围，–21.5V ≤ AVSS < 0V ±2 ppmFSR/°C
输出电压随时间推移的漂移 TA = 40°C，DAC 代码满量程，1000 小时 ±6 ppm FSR
输出特性
VOUT 输出电压  0 5 V
0V 至 5V 20% 超量程 0 6
0 10
0V 至 10V 20% 超量程 0 12
0 20
0V 至 20V 20% 超量程 0 24
0 40
-5 5
-5V 至 +5V 20% 超量程 -6 6
-10 10
-10V 至 +10V 20% 超量程 –12 12
-20 20
输出电压余量（至 AVDD）和下余量（至 AVSS）(4) –10mA ≤ 负载电流 ≤ 10mA 1.25
5.5V < AVDD ≤ 41.5V，
−15mA ≤ 负载电流 ≤ +15mA		 1.5 V
IOS 短路电流(3) 满量程输出短接至 AVSS 40 mA
满量程输出短接至 AVDD，
5.5V < AVDD ≤ 41.5V，		 40
零标度输出短接至 AVDD，
4.5V ≤ AVDD ≤ 5.5V		 25
负载调整率 DAC 处于中标度，
–15mA ≤ 负载电流 ≤ +15mA		 50 µV/mA
CL 容性负载(4) RLOAD = 开路，
CCOMP 引脚保持悬空		 0 2 nF
RLOAD = 开路，
CCOMP 引脚 = 470pF ±10% 至 VOUT		 1 µF
IL 负载电流(4) 5.5V < AVDD ≤ 41.5V 15 mA
4.5V < AVDD ≤ 5.5V 10
VOUT 输出直流阻抗 DAC 代码位于中标度，DAC 空载 0.05 Ω
DAC 代码处于满量程，DAC 空载 0.05
DAC 代码处于零标度，
DAC 空载，单极输出		 35
DAC 代码处于负满量程，
DAC 空载，双极输出		 0.05
VSENSEP 输出直流阻抗 DAC 代码处于中标度，10V 范围 55 kΩ
DAC 被禁用 45
动态性能
输出电压建立时间 5V 范围，1/4 至 3/4 标度和 3/4 至 1/4 标度，建立时间达到 ±2LSB 7 µs
10V 范围，1/4 至 3/4 标度和 3/4 至 1/4 标度，建立时间达到 ±2LSB 8 µs
20V 范围，1/4 至 3/4 标度和 3/4 至 1/4 标度，建立时间达到 ±2LSB 12 µs
40V 范围，1/4 至 3/4 标度和 3/4 至 1/4 标度，建立时间达到 ±2LSB 22 µs
5V 范围，1/4 至 3/4 标度和 3/4 至 1/4 标度，建立时间达到 ±2LSB，
CL = 1µF，CCOMP = 470pF 至 VOUT		 0.6 ms
10V 范围，1/4 至 3/4 标度和 3/4 至 1/4 标度，建立时间达到 ±2LSB，
CL = 1µF，CCOMP = 470pF 至 VOUT		 0.6 ms
20V 范围，1/4 至 3/4 标度和 3/4 至 1/4 标度，建立时间达到 ±2LSB，
CL = 1µF，CCOMP = 470pF 至 VOUT		 0.6 ms
40V 范围，1/4 至 3/4 标度和 3/4 至 1/4 标度，建立时间达到 ±2LSB，
CL = 1µF，CCOMP = 470pF 至 VOUT		 1.2 ms
SR 压摆率 0V 至 5V 范围（满标量程的 10% 至 90%） 0.8 V/µs
除 40V 量程（满标量程的 10% 至 90%）之外的所有其他输出范围 4
0V 至 5V 范围，CL = 1µF，
CCOMP = 470pF 至 VOUT		 0.04
所有其他范围，CL = 1µF，
CCOMP = 470pF 至 VOUT		 0.04
上电干扰幅度 AVSS 和 AVDD 对称斜坡，斜坡速率 = 18V/ms，输出空载，内部基准 0.1 V
输出使能干扰幅度 AVSS 和 AVDD 斜坡，输出空载，内部基准 0.35 V
VNOISEPP 输出噪声 0.1Hz 至 10Hz，
DAC 代码位于中标度，
10V 范围，外部基准 = 2.5V		 25 µVpp
0.1Hz 至 10Hz，
DAC 代码位于中标度，
10V 范围，内部基准 = 2.5V		 30
VNOISE 输出噪声密度 1kHz，DAC 代码位于中标度，
5V 范围，输出空载，
外部基准		 115 nV/Hz
10kHz，DAC 代码位于中标度，
5V 范围，输出空载，
外部基准		 105
THD 总谐波失真 VOUT 上的 1kHz 正弦波，输出空载，DAC 更新速率 = 400kHz 93 dB
PSRR-AC 电源抑制比 - 交流 VOUT = 0V（中标度），
输出空载，±10V 输出，
频率 = 60Hz，
振幅 200mVPP，
叠加在 AVDD 上，VDD 或 AVSS		 75 dB
PSRR-DC 电源抑制比 - 直流 VOUT = 0V（中标度），±10V 输出，VDD = 5V，AVDD = 15V ± 20%，
AVSS = –15V，输出空载		 5 µV/V
VOUT = 0V（中标度），±10V 输出，VDD = 5V，AVDD = 15V，
AVSS = –15V ± 20%，输出空载		 10 µV/V
VOUT = 0V（中标度），±10V 输出，
VDD = 5V ± 5%，AVDD = 15V，
AVSS = –15V，输出空载		 0.2 mV/V
VGL 代码变化干扰脉冲 围绕中标度的 1LSB 变化，
0V 至 5V 范围，输出空载		 1 nV-s
围绕中标度的 1LSB 变化，
0V 至 10V 范围，输出空载		 2
围绕中标度的 1LSB 变化，
–5V 至 +5V 范围，输出空载		 2
围绕中标度的 1LSB 变化，
–10V 至 +10V 范围，输出空载		 4
代码变化干扰幅度 围绕中标度的 1LSB 变化，
0V 至 5V、0V 至 10V、–5V 至 +5V
以及 –10V 至 +10V 范围内变化，
输出空载		 ±1.5 mV
数字馈通 DAC 代码位于中标度，fSCLK = 1MHz，输出空载 0.3 nV-s
外部基准输入
VREFIO 基准输入电压 2.49 2.5 2.51 V
IREF 基准输入电流 50 µA
ZIN 基准输入阻抗 50 kΩ
CREF 基准输入电容 90 pF
内部基准
VREFO 基准输出电压  TA = 25°C 2.4975 2.5025 V
基准输出漂移(3) 5 10 ppm/°C
RZO 基准输出阻抗 0.15 Ω
VNOISEPP 基准输出噪声 0.1Hz 至 10Hz 12 µVpp
VNOISE 基准输出噪声密度 10kHz，VREFIO 引脚 = 10nF 240 nV/Hz
IL 基准负载电流 吸电流 5 mA
基准负载调整率 吸电流 120 µV/mA
基准线性调整率 100 µV/V
随时间推移的基准输出漂移 TA = 40°C，1000 小时 ±300 µV
基准热迟滞 第一个周期 ±400 µV
附加周期 ±35
数字输入与输出
VIH SDIN，高电平输入电压 0.7 × IOVDD V
VIL SDIN，低电平输入电压 0.3 × IOVDD V
输入电流 ±2 µA
输入引脚电容 2 pF
VOH SDO，高电平输出电压 SDO 负载电流 = 0.2mA IOVDD – 0.2 V
VOL SDO，低电平输出电压 SDO 负载电流 = 0.2mA 0.4 V
FAULT，低电平输出电压 FAULT 负载电流 = 10mA 0.4 V
输出引脚电容 5 pF
电源要求(5)
IAVDD AVDD 电源电流(5) 正常模式，内部基准或外部基准 1.6 mA
省电模式 10 µA
IVDD VDD 电源电流(5) 数字接口静态，内部基准或外部基准 2.5 mA
IAVSS AVSS 电源电流(5) 正常模式，内部基准或外部基准 -1.6 mA
省电模式 –10 µA
IIOVDD IOVDD 电源电流(5) SCLK 以 1MHz 频率切换 10 120 µA
(1) 代码之间的端点拟合。16 位：AVDD ≥ 5.5V 时为 512 至 65024，AVDD ≤ 5.5V 时为 512 至 63488，VREFIO 和 AVDD 之间的余度为 0.2V；12 位：AVDD ≥ 5.5V 时为 32 至 4064，AVDD ≤ 5.5V 时为 32 至 3968，VREFIO 与 AVDD 之间的余度为 0.2V。
(2) AVDD ≥ 5.5V 时写入 DAC 的满量程代码。16 位：AVDD ≤ 5.5V 时写入 DAC 的代码 63488；12 位：AVDD ≤ 5.5V 时写入 DAC 的代码 3968。
(3) 临时过载条件保护。电流限制期间可能会超过结温。在高于指定最大结温的条件下运行可能会影响器件可靠性。
(4) 根据设计和特征确定；未经生产测试。
(5) 退出省电模式以恢复正常运行的时间。从 SYNC 的最后一个上升沿到 DAC 最终值的 90% 测得。