ZHCSIU5A October   2018  – December 2018 DAC43608 , DAC53608

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
    1.     Device Images
      1.      简化框图
      2.      可编程窗口比较器
  4. 4 修订历史记录
  5. 5 器件比较表
  6. 6 引脚配置和功能
    1.     引脚功能
  7. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 额定值
    3. 7.3  建议运行条件
    4. 7.4  热性能信息
    5. 7.5  电气特征
    6. 7.6  时序要求：I2CTM 标准模式
    7. 7.7  时序要求：I2CTM 快速模式
    8. 7.8  时序要求：I2CTM 快速+ 模式
    9. 7.9  时序要求：逻辑
    10. 7.10 典型特性：1.8V
    11. 7.11 典型特性：5.5V
    12. 7.12 典型特性
    13. 7.13 典型特性
  8. 8 详细 说明
    1. 8.1 概述
    2. 8.2 功能框图
    3. 8.3 特性 说明
      1. 8.3.1 数模转换器 (DAC) 架构
        1. 8.3.1.1 DAC 传递函数
        2. 8.3.1.2 DAC 寄存器更新和 LDAC 功能
        3. 8.3.1.3 CLR 功能
        4. 8.3.1.4 输出放大器
      2. 8.3.2 基准
      3. 8.3.3 上电复位 (POR)
      4. 8.3.4 软件复位
    4. 8.4 器件功能模式
      1. 8.4.1 断电模式
    5. 8.5 编程
      1. 8.5.1 F/S 模式协议
      2. 8.5.2 DACx3608 I2CTM 更新序列
      3. 8.5.3 DACx3608 地址字节
      4. 8.5.4 DACx3608 命令字节
      5. 8.5.5 DACx3608 数据字节（MSDB 和 LSDB）
      6. 8.5.6 DACx3608 I2CTM 读取序列
    6. 8.6 寄存器映射
      1. 8.6.1 DEVICE_CONFIG 寄存器（偏移 = 01h）[复位 = 00FFh]
        1. Table 10. DEVICE_CONFIG 寄存器字段说明
      2. 8.6.2 STATUS/TRIGGER 寄存器（偏移 = 02h）[对于 DAC53608，复位 = 0300h，对于 DAC43608，复位 = 0500h]
        1. Table 11. STATUS/TRIGGER 寄存器字段说明
      3. 8.6.3 BRDCAST 寄存器（偏移 = 03h）[复位 = 0000h]
        1. Table 12. BRDCAST 寄存器字段说明
      4. 8.6.4 DACn_DATA 寄存器（偏移 = 08h 至 0Fh）[复位 = 0000h]
        1. Table 13. DACn_DATA 寄存器字段说明
  9. 9 应用和实现
    1. 9.1 应用信息
    2. 9.2 典型 应用
      1. 9.2.1 可编程 LED 偏置
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计流程
        3. 9.2.1.3 应用曲线
      2. 9.2.2 可编程窗口比较器
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计流程
        3. 9.2.2.3 应用曲线
  10. 10电源建议
  11. 11布局
    1. 11.1 布局指南
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 相关链接
    3. 12.3 接收文档更新通知
    4. 12.4 社区资源
    5. 12.5 商标
    6. 12.6 静电放电警告
    7. 12.7 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.5.1 F/S 模式协议

  1. 主器件通过产生启动条件来启动数据传输。启动条件是当 SCL 为高电平时在 SDA 线上发生从高到低的转换，如Figure 57 所示。所有与 I2CTM 兼容的器件都会识别启动条件。
    2. DAC53608 DAC43608 timing-03-SLASEQ4.gifFigure 57. 启动和停止条件
    DAC53608 DAC43608 timing-04-SLASEQ4.gifFigure 58. I2CTM 总线上的位传输
  2. 主器件随后产生 SCL 脉冲，并在 SDA 线上发送 7 位地址和读取/写入方向位 (R/W)。在所有传输期间，主器件确保数据有效。有效数据条件要求 SDA 线在时钟脉冲的整个高电平期间保持稳定，如Figure 58 所示。所有器件都识别主器件发送的地址，并将其与内部固定地址进行比较。只有具有匹配地址的从器件才会通过在第 9 个 SCL 周期的整个高电平期间拉低 SDA 线来产生确认（如Figure 56 所示，在第 9 个 SCL 周期的整个高电平期间将 SDA 线拉低）。在检测到该确认时，主器件便知道已建立与从器件的通信链路。
  3. 主器件产生更多的 SCL 周期，以便向从器件发送（R/W 位为 0）数据或接收（R/W 位为 1）数据。在任一种情况下，接收器都必须确认发送器发送的数据。因此，确认信号可由主器件或从器件生成，具体取决于哪一方是接收器。9 位有效数据序列包含 8 个数据位和 1 个确认位，并可根据需要继续。
  4. 为了用信号指示数据传输结束，主器件通过在 SCL 线处于高电平期间将 SDA 线从高电平拉低来产生停止条件（请参阅 Figure 57）。此操作将释放总线并停止与寻址的从器件之间的通信链路。所有与 I2CTM 兼容的器件都会识别停止条件。在收到停止条件后，将释放总线，然后所有从器件等待启动条件，接着是匹配的地址。