ZHCSWY2 December   2024 DAC121S101-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 DAC 部分
      2. 6.3.2 电阻器串
      3. 6.3.3 输出放大器
    4. 6.4 器件功能模式
      1. 6.4.1 上电复位
      2. 6.4.2 断电模式
    5. 6.5 编程
      1. 6.5.1 串行接口
      2. 6.5.2 输入移位寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 双极运行
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • DGK|8
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.5.2 输入移位寄存器

输入移位寄存器（图 6-2）具有 16 个位。前两个位是不用考虑 位，后跟两个决定运行模式的位（正常模式或三个断电模式之一）。串行输入寄存器的内容将在 SCLK 的第十六个下降沿传输到 DAC 寄存器中。另请参阅图 5-1。

DAC121S101-SEP 输入寄存器内容图 6-2 输入寄存器内容

通常，SYNC 线路在至少 16 个 SCLK 下降边沿上被保持低电平，而 DAC 在第 16 个 SCLK 下降边沿上被更新。然而，如果 SYNC 在第 16 个下降边沿前被拉高，移位寄存器会被复位，同时写入序列无效。在这种情况下，DAC 寄存器不会更新，并且运行模式或输出电压都没有变化。