ZHCSYR9 September   2025 CDCLVP111-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 参数测量信息
    1. 6.1 差分电压测量术语
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 用于线路卡应用的扇出缓冲器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 LVPECL 输出端接
          2. 8.2.1.2.2 输入端接
        3. 8.2.1.3 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 电源滤波
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1.     封装选项附录
    2. 11.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

4 引脚配置和功能

图 4-1 CDCLVP111-SEP VFP 封装 32 引脚 LQFP （俯视图）CDCLVP111-SEP
表 4-1 引脚功能
引脚 类型 说明
名称 编号
CLK_SEL(1) 2 输入 时钟选择。用于在 CLK0 和 CLK1 输入对之间进行选择。兼容 LVTTL/LVCMOS 功能。
CLK0(1) 3 输入 正差分 LVECL/LVPECL 输入对
CLK0(2) 4 输入 负差分 LVECL/LVPECL 输入对
CLK1(1) 6 输入 正差分 LVECL/LVPECL 输入对
CLK1(2) 7 输入 负差分 LVECL/LVPECL 输入对
Q9、Q8、Q7、Q6、Q5、Q4、Q3、Q2、Q1、Q0 11、13、15、18、20、22、24、27、29、31 输出 LVECL/LVPECL 时钟输出，这些输出提供 CLKn 的低偏斜输出。
Q9、Q8、Q7、Q6、Q5、Q4、Q3、Q2、Q1、Q0 10、12、14、17、19、21、23、26、28、30 输出 LVECL/LVPECL 互补时钟输出，这些输出提供 CLKn 的输出。
VBB 5 电源 针对单端输入操作行的参考电压输出
VCC 1、9、16、25、32 电源 电源电压
VEE 8 电源 ECL 模式下的器件接地或负电源电压
散热焊盘 DAP 无连接 引脚可连接至 VEE 或保持悬空。焊盘处于电气悬空状态。
(1) CLK_SEL 和 CLKn 下拉电阻 = 75kΩ
(2) CLKn 上拉电阻= 37.5kΩ、下拉电阻= 50kΩ。