ZHCSYR9 September   2025 CDCLVP111-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 参数测量信息
    1. 6.1 差分电压测量术语
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 用于线路卡应用的扇出缓冲器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 LVPECL 输出端接
          2. 8.2.1.2.2 输入端接
        3. 8.2.1.3 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 电源滤波
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1.     封装选项附录
    2. 11.1 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.2.1.1 设计要求

图 8-1 中所示的 CDCLVP111-SEP 配置为能够选择两个输入，一个输入是来自背板的 156.25MHz LVPECL 时钟，另一个输入是 156.25MHz LVCMOS 2.5V 辅助振荡器。然后，可以将任一信号扇出到所需的器件，如图所示。

配置示例是在具有以下属性的线路卡应用中驱动 4 个 LVPECL 接收器：

  • PHY 器件具有内部交流耦合以及适当的端接和偏置。需要在驱动器附近为 CDCLVP111-SEP 提供 86Ω 发射极电阻器，以确保正常运行。
  • ASIC 能够与 2.5V LVPECL 驱动器（如 CDCLVP111-SEP）进行直流耦合。此 ASIC 具有内部端接功能，因此无需其他元件。
  • FPGA 需要外部交流耦合，但具有内部端接。同样，86Ω 发射器电阻器放置在 CDCLVP111-SEP 附近，并放置 0.1μF 电容器以提供交流耦合。同样，CPU 在内部端接，并需要外部交流耦合电容器。