ZHCSUH0H August   2007  – July 2025 CDCE949 , CDCEL949

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 EEPROM 规格
    7. 5.7 时序要求：CLK_IN
    8. 5.8 时序要求：SDA/SCL
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 控制终端设置
      2. 7.3.2 默认器件设置
      3. 7.3.3 SDA/SCL 串行接口
      4. 7.3.4 数据协议
    4. 7.4 器件功能模式
      1. 7.4.1 SDA/SCL 硬件接口
    5. 7.5 编程
  9. 8 寄存器映射
    1. 8.1 SDA/SCL 配置寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 扩频时钟 (SSC)
        2. 9.2.2.2 PLL 频率规划
        3. 9.2.2.3 晶体振荡器启动
        4. 9.2.2.4 通过晶体振荡器上拉下拉进行频率调节
        5. 9.2.2.5 未使用的输入和输出
        6. 9.2.2.6 在 XO 和 VCXO 模式之间切换
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 开发支持
    2. 10.2 相关文档
    3. 10.3 相关链接
    4. 10.4 接收文档更新通知
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

4 引脚配置和功能

图 4-1 PW 封装24 引脚 TSSOP（顶视图）
表 4-1 引脚功能
引脚 类型(1) 说明
名称 编号
GND 5、9、14、20 G 接地
SCL/S2 22 I SCL：串行时钟输入（默认配置）、LVCMOS；内部上拉电阻 500kΩ；或
S2：用户可编程的控制输入；LVCMOS 输入；内部上拉电阻 500kΩ
SDA/S1 23 I/O SDA：双向串行数据输入/输出（默认配置）、LVCMOS；内部上拉电阻 500kΩ；或
S1：用户可编程的控制输入；LVCMOS 输入；内部上拉电阻 500kΩ
S0 2 I 用户可编程的控制输入 S0；LVCMOS 输入；内部上拉电阻 500kΩ
VCtrl 4 I VCXO 控制电压（不使用时保持开路或上拉）
VDD 3、13 P 用于器件的 1.8V 电源
VDDOUT 6、10、17 P CDCEL949：用于所有输出的 1.8V 电源
CDCE949：用于所有输出的 3.3V 或 2.5V 电源
Xin/CLK 1 I 晶体振荡器输入或 LVCMOS 时钟输入（可通过 SDA/SCL 总线选择）
Xout 24 O 晶体振荡器输出（不使用时保持开路或上拉）
Y1 21 O 数模转换器 (LVCMOS) 输出
Y2 19
Y3 18
Y4 7
Y5 8
Y6 16
Y7 15
Y8 11
Y9 12
(1) G = 地，I = 输入，O = 输出，P = 电源