ZHCSUH0H August   2007  – July 2025 CDCE949 , CDCEL949

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 EEPROM 规格
    7. 5.7 时序要求：CLK_IN
    8. 5.8 时序要求：SDA/SCL
    9. 5.9 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 控制终端设置
      2. 7.3.2 默认器件设置
      3. 7.3.3 SDA/SCL 串行接口
      4. 7.3.4 数据协议
    4. 7.4 器件功能模式
      1. 7.4.1 SDA/SCL 硬件接口
    5. 7.5 编程
  9. 8 寄存器映射
    1. 8.1 SDA/SCL 配置寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 扩频时钟 (SSC)
        2. 9.2.2.2 PLL 频率规划
        3. 9.2.2.3 晶体振荡器启动
        4. 9.2.2.4 通过晶体振荡器上拉下拉进行频率调节
        5. 9.2.2.5 未使用的输入和输出
        6. 9.2.2.6 在 XO 和 VCXO 模式之间切换
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 开发支持
    2. 10.2 相关文档
    3. 10.3 相关链接
    4. 10.4 接收文档更新通知
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.3 建议运行条件

最小值标称值最大值单位
VDD器件电源电压1.71.81.9V
VDD(OUT)输出 Yx 电源电压CDCE9492.33.6V
CDCEL9491.71.9
VIL低电平输入电压 LVCMOS0.3 × VDDV
VIH高电平输入电压 LVCMOS0.7 × VDDV
VI(thresh)输入电压阈值 LVCMOS0.5 × VDDV
VIS输入电压S001.9V
S1、S2、SDA、SCL，
VIthresh = 0.5 × VDD		03.6
VICLK输入电压 CLK01.9V
IOH/IOL输出电流VDDout = 3.3V±12mA
VDDout = 2.5V±10mA
VDDout = 1.8V±8mA
CL输出负载 LVCMOS10pF
TA自然通风条件下的工作温度-4085°C
晶体和 VCXO(1)
fXtal晶体输入频率（基本模式）82732MHz
ESR有效串联电阻100Ω
fPR牵引 (0V ≤ VCtrl ≤ 1.8V)(2)±120±150ppm
V(Ctrl)频率控制电压0VDDV
C0/C1牵引比220
CLXIN 和 XOUT 处的片上负载电容020pF
(1) 有关 VCXO 配置和晶体的更多建议信息，请参阅应用手册面向 CDCE(L)9xx 系列的 VCXO 应用指南。
(2) 牵引范围取决于晶体类型、片上晶体负载电容和 PCB 杂散电容；最小 ±120ppm 的牵引范围适用于应用手册面向 CDCE(L)9xx 系列的 VCXO 应用指南 中列出的晶体。