ZHDS097A February   2026  – August 2026 AM13E23019

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
  6. 5 端子配置和功能
    1. 5.1 引脚图
    2.     器件封装选项
    3. 5.2 AM13E230x 引脚图
    4. 5.3 引脚属性
      1. 5.3.1 引脚属性表头列表
      2.      13
    5. 5.4 信号说明
      1.      15
      2.      16
      3.      17
      4.      18
      5.      19
      6.      20
      7.      21
      8.      22
      9.      23
      10.      24
      11.      25
      12.      26
      13.      27
      14.      28
      15.      29
      16.      30
      17.      31
      18.      32
      19.      33
      20.      34
      21.      35
      22.      36
      23.      37
      24.      38
      25.      39
      26.      40
      27.      41
      28.      42
      29.      43
      30.      44
      31.      45
      32.      46
      33.      47
      34.      48
      35.      49
      36.      50
    6. 5.5 引脚连接要求
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级 - 商用
    3. 6.3  建议运行条件
    4. 6.4  电源电流特性
      1. 6.4.1 运行/睡眠模式
      2. 6.4.2 STOP/STANDBY 模式
      3. 6.4.3 SHUTDOWN 模式
      4. 6.4.4 减少电流消耗
        1. 6.4.4.1 每个禁用外设的典型电流降低
    5. 6.5  电气特性
    6. 6.6  数字 IO
    7. 6.7  热性能信息
    8. 6.8  系统
      1. 6.8.1 电源时序
        1. 6.8.1.1 电源斜坡
        2. 6.8.1.2 POR 和 BOR
          1. 6.8.1.2.1 POR 和 BOR
        3. 6.8.1.3 计时特点
          1. 6.8.1.3.1 计时特点
      2. 6.8.2 时钟模块 (CKM)
        1. 6.8.2.1 系统振荡器 (SYSOSC)
        2. 6.8.2.2 高频晶体/时钟
        3. 6.8.2.3 系统锁相环 (SYSPLL)
        4. 6.8.2.4 低频振荡器 (LFOSC)
      3. 6.8.3 闪存存储器特性
        1. 6.8.3.1 闪存存储器特性
      4. 6.8.4 RAM 规格
      5. 6.8.5 ROM 规格
    9. 6.9  模拟外设
      1. 6.9.1 模数转换器 (ADC)
        1. 6.9.1.1 ADC 电气数据和时序
          1. 6.9.1.1.1 ADC 运行条件
          2. 6.9.1.1.2 ADC 特性
          3. 6.9.1.1.3 ADC 输入模型
            1.         ADC 输入模型
          4. 6.9.1.1.4 ADC 时序要求
          5. 6.9.1.1.5 外部 ADC 转换启动开关特性
      2. 6.9.2 比较器子系统 (CMPSS)
        1. 6.9.2.1 CMPSS 电气数据和时序
          1. 6.9.2.1.1 CMPSS_LITE 比较器电气特性
          2. 6.9.2.1.2 CMPSS_LITE DAC 静态电气特性
      3. 6.9.3 可编程增益放大器 (PGA)
        1. 6.9.3.1 PGA 电气数据和时序
          1. 6.9.3.1.1 PGA 运行条件
          2. 6.9.3.1.2 PGA 特性
      4. 6.9.4 温度传感器
        1. 6.9.4.1 温度传感器电气数据和时序
        2. 6.9.4.2 温度传感器特性
      5. 6.9.5 内部模拟连接
    10. 6.10 控制外设
      1. 6.10.1 多通道脉宽调制器 (MCPWM)
      2. 6.10.2 控制外设同步
      3. 6.10.3 MCPWM 电气数据和时序
        1. 6.10.3.1 MCPWM 时序要求
        2. 6.10.3.2 MCPWM 开关特性
      4. 6.10.4 增强型捕获 eCAP
      5. 6.10.5 eCAP 方框图
      6. 6.10.6 eCAP 同步
      7. 6.10.7 eCAP 电气数据和时序
        1. 6.10.7.1 eCAP 时序要求
        2. 6.10.7.2 eCAP 开关特性
      8. 6.10.8 增强型正交编码器脉冲 (eQEP)
      9. 6.10.9 eQEP 电气数据和时序
        1. 6.10.9.1 eQEP 时序要求
        2. 6.10.9.2 eQEP 开关特性
    11. 6.11 通信外设
      1. 6.11.1 UNICOMM (UART/I2C/SPI)
        1. 6.11.1.1 通用异步接收器/发送器 (UART)
          1. 6.11.1.1.1 UART 时序和特性
        2. 6.11.1.2 内部集成电路 (I2C)
          1. 6.11.1.2.1 I2C 时序和特性
          2. 6.11.1.2.2 I2C 滤波器时序
          3. 6.11.1.2.3 I2C 时序图
        3. 6.11.1.3 串行外设接口 (SPI)
          1. 6.11.1.3.1 SPI 时序和特性
          2. 6.11.1.3.2 SPI 时序图
      2. 6.11.2 模块化控制器局域网 (MCAN)
        1. 6.11.2.1 CAN 时序和特性
    12. 6.12 外设接口 (EPI)
      1. 6.12.1 EPI SDRAM 接口开关特性
      2. 6.12.2 EPI SDRAM 时序示意图
      3. 6.12.3 EPI 主机总线 8 和主机总线 16 接口开关特性
      4. 6.12.4 EPI 主机总线 8 和主机总线 16 接口时序要求
      5. 6.12.5 EPI 主机总线 8/16 模式时序示意图
      6. 6.12.6 EPI 通用接口切换特性
      7. 6.12.7 EPI 通用接口时序要求
      8. 6.12.8 EPI 通用模式时序示意图
    13. 6.13 仿真和调试
      1. 6.13.1 SWD 时序
  8. 7 详细说明
    1. 7.1  概述
    2. 7.2  存储器
      1. 7.2.1 存储器映射
      2. 7.2.2 外设寄存器内存映射
      3. 7.2.3 静态 RAM
      4. 7.2.4 闪存存储器
    3. 7.3  标识
    4. 7.4  Arm Cortex-M33 CPU
      1. 7.4.1 三角函数运算单元 (TMU)
      2. 7.4.2 调试子系统
    5. 7.5  TinyEngineTM 神经网络处理单元 (NPU)
    6. 7.6  DMA
    7. 7.7  错误聚合器模块 (EAM)
    8. 7.8  电源管理和时钟单元 (PMCU)
      1. 7.8.1 电源管理单元 (PMU)
      2. 7.8.2 工作模式
        1. 7.8.2.1 不同工作模式下的功能
      3. 7.8.3 时钟模块 (CKM)
    9. 7.9  IOMUX
      1. 7.9.1 输入/输出图
    10. 7.10 串行线调试接口
    11. 7.11 引导加载程序 (BSL)
    12. 7.12 安全性
      1. 7.12.1 全局安全控制器 (GSC)
      2. 7.12.2 AESADV
      3. 7.12.3 密钥库控制器
      4. 7.12.4 CRC 加速器
    13. 7.13 计时器 (TIMx)
    14. 7.14 WWDT
  9. 8 应用、实施和布局
    1. 8.1 JTAG 和跟踪
    2. 8.2 原理图
    3. 8.3 典型应用
  10. 9 器件和文档支持
    1. 9.1 第三方产品免责声明
    2. 9.2 器件命名规则
    3. 9.3 标识
    4. 9.4 工具与软件
    5. 9.5 文档支持
    6. 9.6 支持资源
    7. 9.7 商标
    8. 9.8 静电放电警告
    9. 9.9 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
  13.   封装选项附录

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.4.2 调试子系统

AM13E230x 调试子系统集成了 JTAG 接口，并通过调试访问端口 (DAP) 访问 Cortex®-M33 CPU 调试寄存器。Cortex®-M33 DAP 可配置为 JTAG 调试端口 (JTAG-DP)、串行线调试端口 (SW-DP) 或串行线/JTAG 调试端口 (SWJ-DP)。

注： MCLK (CPUCLK) 必须达到 100MHz 才能使用 ETM 跟踪。

微跟踪缓冲器

AM13E230x MCU 上的微跟踪缓冲器 (MTB) 为 CPU 内核提供了基本的执行跟踪功能。启用后，MTB 会记录程序流中的变化，由 Cortex®-M33 处理器通过执行跟踪接口报告。此信息作为跟踪数据包存储在 MTB 存储器中。外部调试器可以使用 DAP 来提取跟踪信息。然后调试器可以使用从此信息重建程序流。