ZHDS097 February   2026 AM13E23019

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
  6. 5 端子配置和功能
    1. 5.1 引脚图
      1.      器件封装选项
      2. 5.1.1 AM13E230x 引脚图
    2. 5.2 引脚属性
      1. 5.2.1 引脚属性表头列表
      2.      13
    3. 5.3 信号说明
      1.      15
      2.      16
      3.      17
      4.      18
      5.      19
      6.      20
      7.      21
      8.      22
      9.      23
      10.      24
      11.      25
      12.      26
      13.      27
      14.      28
      15.      29
      16.      30
      17.      31
      18.      32
      19.      33
      20.      34
      21.      35
      22.      36
      23.      37
      24.      38
      25.      39
      26.      40
      27.      41
      28.      42
      29.      43
      30.      44
      31.      45
      32.      46
      33.      47
      34.      48
      35.      49
      36.      50
    4. 5.4 引脚连接要求
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级 - 商用
    3. 6.3 建议运行条件
    4. 6.4 电气特性
    5. 6.5 数字 IO
    6. 6.6 模拟外设
      1. 6.6.1 模数转换器 (ADC)
      2. 6.6.2 ADC 特性
        1. 6.6.2.1 ADC 运行条件
        2. 6.6.2.2 ADC 电气数据和时序
        3. 6.6.2.3 外部 ADC 转换启动开关特性
      3. 6.6.3 比较器子系统 (CMPSS)
      4. 6.6.4 CMPSS 电气数据和时序
        1. 6.6.4.1 CMPSS_LITE 比较器电气特性
        2. 6.6.4.2 CMPSS_LITE DAC 静态电气特性
      5. 6.6.5 可编程增益放大器 (PGA)
      6. 6.6.6 PGA 电气数据和时序
        1. 6.6.6.1 PGA 运行条件
        2. 6.6.6.2 PGA 特性
      7. 6.6.7 温度传感器特性
      8.      内部模拟连接
    7. 6.7 控制外设
      1. 6.7.1 多通道脉宽调制器 (MCPWM)
      2. 6.7.2 控制外设同步
      3. 6.7.3 MCPWM 电气数据和时序
        1. 6.7.3.1 MCPWM 时序要求
        2. 6.7.3.2 MCPWM 开关特性
      4. 6.7.4 增强型捕获 eCAP
      5. 6.7.5 eCAP 方框图
      6. 6.7.6 eCAP 同步
      7. 6.7.7 eCAP 电气数据和时序
        1. 6.7.7.1 eCAP 时序要求
        2. 6.7.7.2 eCAP 开关特性
      8. 6.7.8 增强型正交编码器脉冲 (eQEP)
      9. 6.7.9 eQEP 电气数据和时序
        1. 6.7.9.1 eQEP 时序要求
        2. 6.7.9.2 eQEP 开关特性
    8. 6.8 通信外设
      1. 6.8.1 模块化控制器局域网 (MCAN)
  8. 7 详细说明
    1. 7.1  说明
      1. 7.1.1 功能方框图
    2. 7.2  存储器
      1. 7.2.1 外设寄存器内存映射
      2. 7.2.2 静态 RAM
      3. 7.2.3 闪存存储器
    3. 7.3  标识
    4. 7.4  Arm Cortex-M33 CPU
      1. 7.4.1 三角函数运算单元 (TMU)
      2. 7.4.2 调试子系统
    5. 7.5  TinyEngineTM 神经网络处理单元 (NPU)
    6. 7.6  DMA
    7. 7.7  错误聚合器模块 (EAM)
    8. 7.8  电源管理和时钟单元 (PMCU)
      1. 7.8.1 电源管理单元 (PMU)
      2. 7.8.2 工作模式
        1. 7.8.2.1 不同工作模式下的功能
      3. 7.8.3 时钟模块 (CKM)
    9. 7.9  UNICOMM (UART/I2C/SPI)
      1. 7.9.1 通用异步接收器/发送器 (UART)
      2. 7.9.2 内部集成电路 (I2C)
      3. 7.9.3 串行外设接口 (SPI)
    10. 7.10 CAN-FD
    11. 7.11 串行线调试接口
    12. 7.12 外设接口 (EPI)
    13. 7.13 引导加载程序 (BSL)
    14. 7.14 安全性
      1. 7.14.1 全局安全控制器
      2. 7.14.2 AESADV
      3. 7.14.3 密钥库控制器
    15. 7.15 计时器 (TIMx)
    16. 7.16 WWDT
  9. 8 应用、实施和布局
    1. 8.1 外部振荡器
    2. 8.2 JTAG 和跟踪
    3. 8.3 应用和实施
  10. 9 器件和文档支持
    1. 9.1 第三方产品免责声明
    2. 9.2 器件命名规则
    3. 9.3 工具与软件
    4. 9.4 文档支持
    5. 9.5 支持资源
    6. 9.6 商标
    7. 9.7 静电放电警告
    8. 9.8 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.6 模拟外设

本节介绍了模拟子系统模块。

该器件上的模拟模块包括 3 个模数转换器 (ADC)、1 个温度传感器、3 个可编程增益放大器 (PGA) 和 4 个比较器子系统 (CMPSS)。

模拟子系统具有以下特性：

  • 灵活的电压基准
    • ADC 以 VREFHI 和 VREFLO 引脚为基准。
      • VREFHI 引脚电压可由外部驱动或由内部带隙电压基准生成。
      • 内部电压基准范围可选为 0V 至 2.5V
    • 比较器 DAC 以 VDDA 和 VSSA 为基准
  • 灵活地使用引脚

    • 低比较器 DAC (COMPDACOUT) 可选择性输出到多路复用 ADC 引脚供外部使用（不能与 CMPSS 比较功能同时使用，仅在某些 CMPSS 实例中可用）

    • 内部连接到 ADC 上的 VREFLO，用于偏移量自校准