ZHCSPR9 December   2023 AFE782H1 , AFE882H1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求
    7. 5.7  时序图
    8. 5.8  典型特性：VOUT DAC
    9. 5.9  典型特性：ADC
    10. 5.10 典型特性：参考文献
    11. 5.11 典型特性：HART 调制解调器
    12. 5.12 典型特性：电源
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  数模转换器 (DAC) 概述
        1. 6.3.1.1 DAC 电阻串
        2. 6.3.1.2 DAC 缓冲器放大器
        3. 6.3.1.3 DAC 传递函数
        4. 6.3.1.4 DAC 增益和偏移校准
        5. 6.3.1.5 可编程压摆率
        6. 6.3.1.6 DAC 寄存器结构和清除状态
      2. 6.3.2  模数转换器 (ADC) 概述
        1. 6.3.2.1 ADC 操作
        2. 6.3.2.2 ADC 自定义通道序列发生器
        3. 6.3.2.3 ADC 同步
        4. 6.3.2.4 ADC 偏移校准
        5. 6.3.2.5 外部监控输入
        6. 6.3.2.6 温度传感器
        7. 6.3.2.7 自诊断多路复用器
        8. 6.3.2.8 ADC 旁路
      3. 6.3.3  可编程超限警报
        1. 6.3.3.1 基于警报的中断
        2. 6.3.3.2 警报操作配置寄存器
        3. 6.3.3.3 警报电压发生器
        4. 6.3.3.4 温度传感器警报功能
        5. 6.3.3.5 内部基准警报功能
        6. 6.3.3.6 ADC 警报功能
        7. 6.3.3.7 故障检测
      4. 6.3.4  IRQ
      5. 6.3.5  HART 接口
        1. 6.3.5.1  FIFO 缓冲器
          1. 6.3.5.1.1 FIFO 缓冲器访问
          2. 6.3.5.1.2 FIFO 缓冲器标志
        2. 6.3.5.2  HART 调制器
        3. 6.3.5.3  HART 解调器
        4. 6.3.5.4  HART 调制解调器模式
          1. 6.3.5.4.1 半双工模式
          2. 6.3.5.4.2 全双工模式
        5. 6.3.5.5  HART 调制和解调仲裁
          1. 6.3.5.5.1 HART 接收模式
          2. 6.3.5.5.2 HART 发送模式
        6. 6.3.5.6  HART 调制器时序和前导码要求
        7. 6.3.5.7  HART 解调器时序和前导码要求
        8. 6.3.5.8  HART 通信的 IRQ 配置
        9. 6.3.5.9  使用 SPI 进行 HART 通信
        10. 6.3.5.10 使用 UART 进行 HART 通信
        11. 6.3.5.11 存储器内置自检 (MBIST)
      6. 6.3.6  内部基准
      7. 6.3.7  集成精密振荡器
      8. 6.3.8  精密振荡器诊断
      9. 6.3.9  一次性可编程 (OTP) 存储器
      10. 6.3.10 GPIO
      11. 6.3.11 计时器
      12. 6.3.12 唯一芯片标识符 (ID)
      13. 6.3.13 暂存区寄存器
    4. 6.4 器件功能模式
      1. 6.4.1 DAC 断电模式
      2. 6.4.2 寄存器内置自检 (RBIST)
      3. 6.4.3 复位
    5. 6.5 编程
      1. 6.5.1 通信设置
        1. 6.5.1.1 SPI 模式
        2. 6.5.1.2 UART 模式
        3. 6.5.1.3 SPI + UART 模式
        4. 6.5.1.4 HART 功能设置选项
      2. 6.5.2 GPIO 编程
      3. 6.5.3 串行外设接口 (SPI)
        1. 6.5.3.1 SPI 帧定义
        2. 6.5.3.2 SPI 读取和写入
        3. 6.5.3.3 帧错误校验
        4. 6.5.3.4 同步
      4. 6.5.4 UART 接口
        1. 6.5.4.1 UART 中断模式 (UBM)
          1. 6.5.4.1.1 连接 FIFO 缓冲器和寄存器映射
      5. 6.5.5 状态位
      6. 6.5.6 看门狗计时器
  8. 7 寄存器映射
    1. 7.1 AFEx82H1 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 多通道配置
    2. 8.2 典型应用
      1. 8.2.1 4mA 至 20mA 电流变送器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 电流环路控制
          2. 8.2.1.2.2 HART 连接
          3. 8.2.1.2.3 输入保护和整流
          4. 8.2.1.2.4 系统电流预算
        3. 8.2.1.3 应用曲线
    3. 8.3 初始化设置
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.8 典型特性：VOUT DAC

TA = 25°C，PVDD = 2.7V，IOVDD = 1.8V，外部或内部 VREFIO = 1.25V，RLOAD = 50kΩ 至 GND，CLOAD = 100pF 至 GND，且数字输入处于 IOVDD 或 GND（除非另有说明）

GUID-20230202-SS0I-RZKQ-5JRW-V4HTNK99VTVL-low.png
 
图 5-3 DAC DNL 与数字输入代码间的关系
GUID-20230202-SS0I-RS38-LFRT-0X3XHW4PSDH5-low.png
 
图 5-5 DAC INL 与数字输入代码间的关系
GUID-20230202-SS0I-R1VL-PQHM-TGTCPSJFNHC2-low.png
 
图 5-7 DAC TUE 与数字输入代码间的关系
GUID-20230223-SS0I-CHRK-GFFL-KBXQRXMP2VTW-low.png
 
图 5-9 零代码阻抗
GUID-20230223-SS0I-NSC0-RCJX-CRCS326BMKMW-low.png
DAC 处于中间码
图 5-11 DAC 拉电流和灌电流能力
GUID-20230223-SS0I-DSL5-VNC1-T8ZZLTRV5QQ5-low.png
PVDD = 5.5V
图 5-13 DAC 干扰脉冲上升沿
GUID-20230302-SS0I-7CXX-4ZN0-G7M6DBHHS9BP-low.png图 5-15 DAC 增益误差与温度间的关系
GUID-20230302-SS0I-2GL2-WTPS-ZQKCMHT4H9BG-low.png图 5-17 DAC 满量程误差与温度间的关系
GUID-20230207-SS0I-19JJ-JQMB-ZQGV96NHMB44-low.png
DAC 处于中间码 PVDD = 5.5V
图 5-19 DAC 输出噪声，0.1Hz 至 10Hz
GUID-20230202-SS0I-P3HL-CKD6-7GTRPSTBXXMQ-low.png
 
图 5-21 DAC 上升建立时间
GUID-20230202-SS0I-TX0W-XWWN-3FRSMK436SMK-low.png
 
图 5-23 采用线性压摆率控制功能的 DAC 建立时间
GUID-20230202-SS0I-QTNT-KG5X-6TNSVLWSGHVQ-low.png
 
图 5-25 DAC RESET 响应
GUID-20230207-SS0I-NZJ6-R1R0-FN9SV1NFXBN8-low.png
内部基准
图 5-27 DAC 交流 PSRR 与频率间的关系
GUID-20230202-SS0I-WVJ3-C9LZ-650JJ978GLGD-low.png
 
图 5-4 最小和最大 DAC DNL 范围与温度间的关系
GUID-20230202-SS0I-1T0S-MXDD-R20KJXZ1XDKW-low.png
 
图 5-6 最小和最大 DAC INL 范围与温度间的关系
GUID-20230202-SS0I-MG9M-W96Z-TMSLSL1Z8RVD-low.png
 
图 5-8 最小和最大 DAC TUE 与温度间的关系
GUID-20230223-SS0I-G1H5-JR51-VG6XN3K31G9T-low.png
 
图 5-10 DAC 下余量与温度和负载间的关系
GUID-20220927-SS0I-R0XJ-3SC6-JFRMBXJDMJCG-low.png
理想基准
图 5-12 DAC 输出电压长期稳定性
GUID-20230223-SS0I-QVVS-KHMW-6TMLNQR3R6TG-low.png
PVDD = 5.5V
图 5-14 DAC 干扰脉冲下降沿
GUID-20230302-SS0I-SFNB-RZJX-RZKMLZHRHMVZ-low.png图 5-16 DAC 偏移误差与温度间的关系
GUID-20230302-SS0I-MBJM-F6TX-XHHJ4BXXSWCG-low.png图 5-18 DAC 零标度误差与温度间的关系
GUID-20230207-SS0I-Q0QP-THN9-GX4ND6GKSF5G-low.png
DAC 处于中间码 PVDD = 5.5V
图 5-20 DAC 输出噪声密度与频率间的关系
GUID-20230202-SS0I-P5BV-DVNL-DSVSQXPVHWLS-low.png
 
图 5-22 DAC 下降建立时间
GUID-20230202-SS0I-S6KZ-V1JN-F2HV7RPR466P-low.png
 
图 5-24 采用正弦压摆率控制功能的 DAC 建立时间
GUID-20230202-SS0I-FNVZ-VG0M-PKLFKCC6RSWG-low.png
 
图 5-26 DAC 电源上电，PVDD = 2.7V