ZHCSYP7 September   2025 AFE53004W

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性，电压输出
    6. 5.6  电气特性，电流输出
    7. 5.7  电气特性，比较器模式
    8. 5.8  电气特性，ADC 输入
    9. 5.9  电气特性，一般
    10. 5.10 时序要求，I2C 标准模式
    11. 5.11 时序要求，I2C 快速模式
    12. 5.12 时序要求，I2C 快速+ 模式
    13. 5.13 时序要求，SPI 写入操作
    14. 5.14 时序要求，SPI 读取和菊花链操作 (FSDO = 0)
    15. 5.15 时序要求，SPI 读取和菊花链操作 (FSDO = 1)
    16. 5.16 时序要求，GPIO
    17. 5.17 时序图
    18. 5.18 典型特性：电压输出
    19. 5.19 典型特性：电流输出
    20. 5.20 典型特性：ADC
    21. 5.21 典型特性：比较器
    22. 5.22 典型特性：通用
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 智能模拟前端转换器 (AFE) 架构
      2. 6.3.2 数字输入/输出
      3. 6.3.3 非易失性存储器 (NVM)
    4. 6.4 器件功能模式
      1. 6.4.1  电压输出模式
        1. 6.4.1.1 电压基准和 DAC 传递函数
          1. 6.4.1.1.1 内部基准
          2. 6.4.1.1.2 外部基准
          3. 6.4.1.1.3 电源作为基准
      2. 6.4.2  电流输出模式
      3. 6.4.3  模数转换器 (ADC) 模式
      4. 6.4.4  比较器模式
        1. 6.4.4.1 可编程迟滞比较器
        2. 6.4.4.2 可编程窗口比较器
      5. 6.4.5  可编程压摆率控制
      6. 6.4.6  故障转储模式
      7. 6.4.7  高阻抗输出和 PROTECT 输入
      8. 6.4.8  PMBus 兼容模式
      9. 6.4.9  函数生成
        1. 6.4.9.1 三角波形生成
        2. 6.4.9.2 锯齿波形生成
        3. 6.4.9.3 正弦波形生成
      10. 6.4.10 器件复位和故障管理
        1. 6.4.10.1 上电复位 (POR)
        2. 6.4.10.2 外部复位
        3. 6.4.10.3 寄存器映射锁定
        4. 6.4.10.4 NVM 循环冗余校验 (CRC)
          1. 6.4.10.4.1 NVM-CRC-FAIL-USER 位
          2. 6.4.10.4.2 NVM-CRC-FAIL-INT 位
      11. 6.4.11 断电模式
    5. 6.5 编程
      1. 6.5.1 SPI 编程模式
      2. 6.5.2 I2C 编程模式
        1. 6.5.2.1 F/S 模式协议
        2. 6.5.2.2 I2C 更新序列
          1. 6.5.2.2.1 地址字节
          2. 6.5.2.2.2 命令字节
        3. 6.5.2.3 I2C 读取序列
      3. 6.5.3 通用输入/输出 (GPIO) 模式
  8. 7 寄存器映射
    1. 7.1  NOP 寄存器（地址 = 00h）[复位 = 0000h]
    2. 7.2  DAC-X-MARGIN-HIGH 寄存器（地址 = 01h、07h、0Dh、13h）[复位 = 0000h]
    3. 7.3  DAC-X-MARGIN-LOW 寄存器（地址 = 02h、08h、0Eh、14h）[复位 = 0000h]
    4. 7.4  DAC-X-VOUT-CMP-CONFIG 寄存器（地址 = 03h、09h、0Fh、15h）[复位 = 0000h]
    5. 7.5  DAC-X-IOUT-MISC-CONFIG 寄存器（地址 = 04h、0Ah、10h、16h）[复位 = 0000h]
    6. 7.6  DAC-X-CMP-MODE-CONFIG 寄存器（地址 = 05h、0Bh、11h、17h）[复位 = 0000h]
    7. 7.7  DAC-X-FUNC-CONFIG 寄存器（地址 = 06h、0Ch、12h、18h）[复位 = 0000h]
    8. 7.8  DAC-X-DATA 寄存器（地址 = 19h、1Ah、1Bh、1Ch）[复位 = 0000h]
    9. 7.9  ADC-CONFIG-TRIG 寄存器（地址 = 1Dh）[复位 = 0000h]
    10. 7.10 ADC-DATA 寄存器（地址 = 1Eh）[复位 = 0000h]
    11. 7.11 COMMON-CONFIG 寄存器（地址 = 1Fh）[复位 = 0FFFh]
    12. 7.12 COMMON-TRIGGER 寄存器（地址 = 20h）[复位 = 0000h]
    13. 7.13 COMMON-DAC-TRIG 寄存器（地址 = 21h）[复位 = 0000h]
    14. 7.14 GENERAL-STATUS 寄存器（地址 = 22h）[复位 = 00h、DEVICE-ID、VERSION-ID]
    15. 7.15 CMP-STATUS 寄存器（地址 = 23h）[复位 = 0000h]
    16. 7.16 GPIO-CONFIG 寄存器（地址 = 24h）[复位 = 0000h]
    17. 7.17 DEVICE-MODE-CONFIG 寄存器（地址 = 25h）[复位 = 0000h]
    18. 7.18 INTERFACE-CONFIG 寄存器（地址 = 26h）[复位 = 0000h]
    19. 7.19 SRAM-CONFIG 寄存器（地址 = 2Bh）[复位 = 0000h]
    20. 7.20 SRAM-DATA 寄存器（地址 = 2Ch）[复位 = 0000h]
    21. 7.21 DAC-X-DATA-8BIT 寄存器（地址 = 40h、41h、42h、43h）[复位 = 0000h]
    22. 7.22 BRDCAST-DATA 寄存器（地址 = 50h）[复位 = 0000h]
    23. 7.23 PMBUS-PAGE 寄存器 [复位 = 0300h]
    24. 7.24 PMBUS-OP-CMD-X 寄存器 [复位 = 0000h]
    25. 7.25 PMBUS-CML 寄存器 [复位 = 0000h]
    26. 7.26 PMBUS-VERSION 寄存器 [复位 = 2200h]
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • YBH|16
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.1 智能模拟前端转换器 (AFE) 架构

AFEx3004W DAC 渠道采用具有一个电压输出放大器和一个外部 FB 引脚和电压电流转换器的串式架构。节 6.2 展示了方框图中的 DAC 架构，该架构采用 1.8V 至 5.5V 电源供电。AFE 具有 1.21V 的内部电压基准。可以选择 VREF 引脚上的外部基准，电源作为基准或具有可配置增益选项的内部基准。电压输出模式使用这三个基准选项之一，并且每个 DAC 通道都可以独立配置。电流输出模式使用内部带隙来生成电流输出。电压和电流输出模式均支持多个可编程输出范围。

AFEx3004W 在通道 3 上包含一个 10 位逐次逼近寄存器 (SAR) ADC。如果通道 3 配置为 ADC 模式，则任何其他模拟通道均可配置为 ADC 输入。每个通道都可独立配置 ADC 基准，并且 DAC 配置中提供了相同的基准选项。下图显示展示了启用了 ADC 的 AFE 架构。

AFE53004W AFE63004W 启用的 ADC 器件功能图图 6-3 启用的 ADC 器件功能图

AFEx3004W 器件在 VDD 关闭时支持高阻态输出，能够在强制电压高达 1.25V 的条件下在输出引脚上保持极低的泄漏电流。默认情况下，模拟输出引脚也会以高阻抗模式启动。要将加电模式更改为 10kΩ GND 或 100kΩ GND，需对 COMMON-CONFIG 寄存器中相应的 VOUT-PDN-X 字段进行编程，并将这些位加载到器件 NVM 中。

AFEx3004W 器件支持每个通道的独立可编程比较器模式。相应的 FBx 引脚充当比较器的输入。AFE 架构支持使用寄存器设置反转比较器输出。比较器输出可以是推挽式或开漏式。比较器模式支持使用裕度高 和裕度低 寄存器字段的可编程迟滞、锁存比较器和窗口比较器。比较器输出可由器件在内部访问。

AFEx3004W 器件包括一个智能 功能集，可实现无处理器运行和高度集成。NVM 支持可预测的启动。在没有处理器时，或者处理器或软件出现故障时，GPIO 在没有 I2C 接口的情况下触发模拟输出。集成功能和 FBx 引脚可为控制应用启用 PWM 输出。FBx 引脚使该器件能够用作可编程比较器。AFE 还具有数字压摆率控制。