ZHCSSC8 December   2023 ADS1114L , ADS1115L

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 I2C 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 7 参数测量信息
    1. 7.1 噪声性能
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 多路复用器
      2. 8.3.2 模拟输入
      3. 8.3.3 满量程范围 (FSR) 和最低有效位 (LSB) 大小
      4. 8.3.4 电压基准
      5. 8.3.5 振荡器
      6. 8.3.6 输出数据速率和转换时间
      7. 8.3.7 数字比较器
      8. 8.3.8 转换就绪引脚
      9. 8.3.9 SMBus 警报响应
    4. 8.4 器件功能模式
      1. 8.4.1 复位和上电
      2. 8.4.2 工作模式
        1. 8.4.2.1 单冲模式
        2. 8.4.2.2 连续转换模式
    5. 8.5 编程
      1. 8.5.1 I2C 接口
        1. 8.5.1.1 I2C 地址选择
        2. 8.5.1.2 I2C 接口速度
          1. 8.5.1.2.1 串行时钟 (SCL) 和串行数据 (SDA)
        3. 8.5.1.3 I2C 数据传输协议
        4. 8.5.1.4 Timeout
        5. 8.5.1.5 I2C 通用呼叫（软件复位）
      2. 8.5.2 对寄存器数据进行读取和写入
        1. 8.5.2.1 读取转换数据或配置寄存器
        2. 8.5.2.2 对 Configuration 寄存器进行写入
      3. 8.5.3 数据格式
  10. 9 寄存器映射
  11. 10应用和实施
    1. 10.1 应用信息
      1. 10.1.1 基本连接
      2. 10.1.2 未使用的输入和输出
      3. 10.1.3 单端输入
      4. 10.1.4 输入保护
      5. 10.1.5 模拟输入滤波
      6. 10.1.6 连接多个器件
      7. 10.1.7 实施占空比以实现低功耗
      8. 10.1.8 I2C 通信序列示例
    2. 10.2 典型应用
      1. 10.2.1 设计要求
      2. 10.2.2 详细设计过程
      3. 10.2.3 应用曲线
    3. 10.3 电源相关建议
      1. 10.3.1 电源排序
      2. 10.3.2 电源去耦
    4. 10.4 布局
      1. 10.4.1 布局指南
      2. 10.4.2 布局示例
  12. 11器件和文档支持
    1. 11.1 接收文档更新通知
    2. 11.2 支持资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.6 I2C 时序要求

在工作环境温度范围内，VDD = 2V 至 3.6V，总线电容 ≤ 400pF，并且上拉电阻器阻值 = 1kΩ（除非另有说明）
最小值 最大值 单位
标准模式
fSCL SCL 时钟频率 0 100 kHz
tHD;STA （重复）启动条件后的保持时间。在此时间段之后，生成第一个时钟脉冲。 4.0 µs
tLOW 脉冲持续时间，SCL 低电平的时间 4.7 µs
tHIGH 脉冲持续时间，SCL 高电平的时间 4.0 µs
tSU;STA （重复）启动条件后的复位时间 4.7 µs
tHD;DAT 数据保持时间 0 µs
tSU;DAT 数据建立时间 0.25 µs
tr SCL、SDA 上升时间 1 µs
tf SCL、SDA 下降时间 0.3 µs
tSU;STO 停止条件建立时间 4.0 µs
tBUF 停止和启动条件之间的总线空闲时间 4.7 µs
tVD;DAT 数据有效时间 3.45 µs
tVD;ACK 响应有效时间 3.45 µs
快速模式
fSCL SCL 时钟频率 0 400 kHz
tHD;STA （重复）启动条件后的保持时间。在此时间段之后，生成第一个时钟脉冲。 600 ns
tLOW 脉冲持续时间，SCL 低电平的时间 1300 ns
tHIGH 脉冲持续时间，SCL 高电平的时间 600 ns
tSU;STA （重复）启动条件后的复位时间 600 ns
tHD;DAT 数据保持时间 0 ns
tSU;DAT 数据建立时间 100 ns
tr SCL、SDA 上升时间 20 300 ns
tf SCL、SDA 下降时间 20 × (VDD/5.5V) 300 ns
tSU;STO 停止条件建立时间 600 ns
tBUF 停止和启动条件之间的总线空闲时间 1300 ns
tVD;DAT 数据有效时间 900 ns
tVD;ACK 响应有效时间 900 ns
tSP 必须由输入滤波器进行抑制的尖峰脉冲持续时间 0 50 ns