ZHCAB53B December 2020 – February 2024 DP83TG720R-Q1 , DP83TG720S-Q1

3 软件配置

本节包含在不同 OA 合规性测试机构进行测试时使用的 DP83TG720 的寄存器设置。大多数这些寄存器设置是为了在 EMC/EMI 测试期间考虑到裕度。我们建议将这些设置作为最低要求。如果系统级或板级约束需要，可以对更多参数进行编程。

表 3-1 主模式配置

MMD	寄存器	默认值	已优化	说明
1f	x001f	x0000	x8000	硬复位
1f	x0573	x0000	x0101	不让 PHY 启动链路建立过程（直至写入完整配置）
01	x0834	xC001	xC001	在主模式下配置 PHY （如果尚未通过配置 (strap) 这么做）
1f	x0405	x6400	x5800	OA EMC MDI 辐射测试期间的 DSP 裕度设置
1f	x08AD	x3051	x3C51	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x0894	x5FF7	x5DF7	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08A0	x09F7	x09E7	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08C0	x1500	x4000	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x0814	x1027	x4800	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x080D	x2ABF	x2EBF	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08C1	x0800	x0B00	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x087D	x0000	x0001	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x082E	x0000	x0000	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x0837	x0000	x00F4	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08BE	x0000	x0200	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08C5	x0000	x4000	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08C7	x0000	x2000	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08B3	x0000	x005A	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08B4	x0000	x005A	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08B0	x0203	x0202	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08B5	x0000	x00EA	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08BA	x0000	x2828	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08BB	x0000	x6828	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08BC	x0000	x0028	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08BF	x0000	x0000	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08B1	x0014	x0014	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08B2	x0008	x0008	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08EC	x0006	x0000	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08C8	x0000	x0003	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08BE	x0000	x0201	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x042B	x0000	x0018	用于进一步减小 SGMII 抖动的设置。
1f	x018C	0x0000	x0001	使 PHY 退出非自主模式（仅当 PHY 加载到非自主模式下时）
1f	x001f	x0000	x4000	软复位
1f	x0573	0x0000	x0001	使 PHY 启动链路建立过程（完成上述配置后）。
1f	x056A	x1F49	x5F41	在建立链路序列期间启动发送 S 信号的检测

表 3-2 从模式配置

MMD	寄存器	默认值	已优化	说明
1f	x001f	x0000	x8000	硬复位
1f	x0573	x0000	x0101	不让 PHY 启动链路建立过程（直至写入完整配置）
01	x0834	x8001	x8001	在从模式下配置 PHY （如果尚未通过配置 (strap) 这么做）
1f	x0894	x5FF7	x5DF7	OA EMC MDI 辐射测试期间的 DSP 裕度设置
1f	x056A	x1F49	x5F40	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x0405	x6400	x5800	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08AD	x3051	x3C51	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x0894	x5FF7	x5DF7	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08A0	x09F7	x09E7	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08C0	x1500	x4000	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x0814	x1027	x4800	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x080D	x2ABF	x2EBF	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08C1	x0800	x0B00	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x087D	x0000	x0001	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x082E	x0000	x0000	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x0837	x0000	x00F4	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08BE	x0000	x0200	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08C5	x0000	x4000	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08C7	x0000	x2000	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08B3	x0000	x005A	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08B4	x0000	x005A	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08B0	x0203	x0202	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08B5	x0000	x00EA	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08BA	x0000	x2828	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08BB	x0000	x6828	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08BC	x0000	x0028	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08BF	x0000	x0000	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08B1	x0014	x0014	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08B2	x0008	x0008	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08EC	x0006	x0000	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08C8	x0000	x0003	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x08BE	x0000	x0201	OA EMC 4 级抗扰度测试期间的 DSP 裕度设置
1f	x042B	x0000	x0018	用于进一步减小 SGMII 抖动的设置。
1f	x082D	x0B8F	x120F	用于扩展主器件和从器件基准时钟间 ppm 容差的设置
1f	x0888	x05B8	x0438	用于扩展主器件和从器件基准时钟间 ppm 容差的设置
1f	x0824	x15E0	x09E0	用于扩展主器件和从器件基准时钟间 ppm 容差的设置
1f	x056A	x1F49	x5F40	避免在配置完成前开始发送 S 信号检测
1f	x018C	x0000	x0001	使 PHY 退出非自主模式（仅当 PHY 加载到非自主模式下时）
1f	x001f	x0000	x4000	软复位
1f	x0573	x0000	x0001	使 PHY 启动链路建立过程（完成上述配置后）。
1f	x056A	x1F49	x5F41	在建立链路序列期间启动发送 S 信号的检测

注：上述寄存器的写入顺序十分重要。对于主配置和从配置，所有 DSP 设置都在向寄存器 0x0573 和 0x056A 写入数据的过程中进行。这是为了确保在写入完整配置前建立链路序列不会启动。