ZHCSCW8K March   2014  – November 2023 WL1807MOD , WL1837MOD

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 修订历史记录
  7. 6 器件比较
    1. 6.1 相关产品
  8. 7 终端配置和功能
    1. 7.1 引脚属性
  9. 8 规格
    1. 8.1  绝对最大额定值
    2. 8.2  ESD 额定值
    3. 8.3  建议运行条件
    4. 8.4  外部数字慢时钟要求
    5. 8.5  MOC 100 引脚封装的热阻特性
    6. 8.6  WLAN 性能：2.4GHz 接收器特性
    7. 8.7  WLAN 性能：2.4GHz 发送器功率
    8. 8.8  WLAN 性能：5GHz 接收器特性
    9. 8.9  WLAN 性能：5GHz 发送器功率
    10. 8.10 WLAN 性能：电流
    11. 8.11 蓝牙性能：BR，EDR 接收器特性 - 带内信号
    12. 8.12 蓝牙性能：发送器，BR
    13. 8.13 蓝牙性能：发送器，EDR
    14. 8.14 蓝牙性能：调制，BR
    15. 8.15 蓝牙性能：调制，EDR
    16. 8.16 低功耗蓝牙性能：接收器特性 – 带内信号
    17. 8.17 低功耗蓝牙性能：发送器特性
    18. 8.18 低功耗蓝牙性能：调制特性
    19. 8.19 蓝牙 BR 和 EDR 动态电流
    20. 8.20 低功耗蓝牙电流
    21. 8.21 时序和开关特性
      1. 8.21.1 电源管理
        1. 8.21.1.1 方框图 – 内部直流/直流电源
      2. 8.21.2 上电和断电状态
      3. 8.21.3 芯片顶层上电序列
      4. 8.21.4 WLAN 上电序列
      5. 8.21.5 蓝牙-低功耗蓝牙上电序列
      6. 8.21.6 WLAN SDIO 传输层
        1. 8.21.6.1 SDIO 时序规格
        2. 8.21.6.2 SDIO 开关特性 – 高速率
      7. 8.21.7 所有功能模块（WLAN 除外）的 HCI UART 共享传输层
        1. 8.21.7.1 UART 4 线接口 – H4
      8. 8.21.8 蓝牙编解码器-PCM（音频）时序规格
  10. 9 详细说明
    1. 9.1 WLAN 特性
    2. 9.2 蓝牙特性
    3. 9.3 低功耗蓝牙特性
    4. 9.4 器件认证
      1. 9.4.1 FCC 认证和声明
      2. 9.4.2 加拿大创新、科学和经济发展部（ISED）
      3. 9.4.3 ETSI/CE
      4. 9.4.4 MIC 认证
    5. 9.5 模块标识
    6. 9.6 测试等级
    7. 9.7 最终产品标示
    8. 9.8 面向最终用户的手册信息
  11. 10应用、实施和布局
    1. 10.1 应用信息
      1. 10.1.1 典型应用 – WL1837MOD 参考设计
      2. 10.1.2 设计建议
      3. 10.1.3 射频迹线和天线布局建议
      4. 10.1.4 模块布局建议
      5. 10.1.5 散热板建议
      6. 10.1.6 烘烤和 SMT 建议
        1. 10.1.6.1 烘烤建议
        2. 10.1.6.2 SMT 建议
  12. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 第三方产品免责声明
      2. 11.1.2 开发支持
        1. 11.1.2.1 工具与软件
      3. 11.1.3 器件支持命名规则
    2. 11.2 支持资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 术语表
  13. 12机械、封装和可订购信息
    1. 12.1 TI 模块机械制图
    2. 12.2 卷带包装信息
      1. 12.2.1 卷带包装规格
      2. 12.2.2 封装规范
        1. 12.2.2.1 卷带盒
        2. 12.2.2.2 装运箱
    3. 12.3 封装信息
      1. 12.3.1 封装选项附录

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • MOC|100
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.21.2 上电和断电状态

必须遵循正确的上电和断电顺序，以免损坏器件。

当 VBAT、VIO 或两者均取消置位时，不应向器件驱动任何信号。唯一的例外是作为失效防护 I/O 的慢时钟。

当 VBAT、VIO 和慢时钟馈送到器件但 WL_EN 取消置位（低电平）时，器件处于关断状态。在关断状态下，所有功能块、内部直流/直流电源、时钟和 LDO 均被禁用。

要执行正确的上电顺序，请置位（高电平）WL_EN。内部直流/直流电源、LDO 和时钟开始斜升并趋于稳定。稳定的慢时钟、VIO 和 VBAT 是使能信号之一置位的先决条件。

要执行正确的关断顺序，请在器件的所有电源（VBAT、VIO 和慢时钟）仍稳定且可用时取消置位（低电平）WL_EN。只有在两个使能信号均被取消置位（低电平）后，芯片的电源（VBAT 和 VIO）才能取消置位。

图 8-2 显示了模块的一般电源方案，包括断电顺序。

GUID-D18CFD47-99A7-4A6A-9918-7E74759029AB-low.gif
注：1.VBAT 或 VIO 都可以先出现。
2.VBAT 和 VIO 电源以及慢时钟（SCLK）在 EN 置位之前必须处于稳定状态，
而且当 EN 处于活动状态时，必须始终保持稳定。
3.两个连续的器件使能之间至少需要间隔 60µs。假定器件在此期间处于
关闭状态，这意味着器件的所有使能在该最短持续时间内均为低电平。
4.EN 必须取消置位至少 10µs，才能降低 VBAT 或 VIO 电源（
EN 关闭后，电源关闭顺序无关紧要）。
5.EXT_32K - 失效防护 I/O
图 8-2 上电系统