ZHCSCW8K March   2014  – November 2023 WL1807MOD , WL1837MOD

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 修订历史记录
  7. 6 器件比较
    1. 6.1 相关产品
  8. 7 终端配置和功能
    1. 7.1 引脚属性
  9. 8 规格
    1. 8.1  绝对最大额定值
    2. 8.2  ESD 额定值
    3. 8.3  建议运行条件
    4. 8.4  外部数字慢时钟要求
    5. 8.5  MOC 100 引脚封装的热阻特性
    6. 8.6  WLAN 性能：2.4GHz 接收器特性
    7. 8.7  WLAN 性能：2.4GHz 发送器功率
    8. 8.8  WLAN 性能：5GHz 接收器特性
    9. 8.9  WLAN 性能：5GHz 发送器功率
    10. 8.10 WLAN 性能：电流
    11. 8.11 蓝牙性能：BR，EDR 接收器特性 - 带内信号
    12. 8.12 蓝牙性能：发送器，BR
    13. 8.13 蓝牙性能：发送器，EDR
    14. 8.14 蓝牙性能：调制，BR
    15. 8.15 蓝牙性能：调制，EDR
    16. 8.16 低功耗蓝牙性能：接收器特性 – 带内信号
    17. 8.17 低功耗蓝牙性能：发送器特性
    18. 8.18 低功耗蓝牙性能：调制特性
    19. 8.19 蓝牙 BR 和 EDR 动态电流
    20. 8.20 低功耗蓝牙电流
    21. 8.21 时序和开关特性
      1. 8.21.1 电源管理
        1. 8.21.1.1 方框图 – 内部直流/直流电源
      2. 8.21.2 上电和断电状态
      3. 8.21.3 芯片顶层上电序列
      4. 8.21.4 WLAN 上电序列
      5. 8.21.5 蓝牙-低功耗蓝牙上电序列
      6. 8.21.6 WLAN SDIO 传输层
        1. 8.21.6.1 SDIO 时序规格
        2. 8.21.6.2 SDIO 开关特性 – 高速率
      7. 8.21.7 所有功能模块（WLAN 除外）的 HCI UART 共享传输层
        1. 8.21.7.1 UART 4 线接口 – H4
      8. 8.21.8 蓝牙编解码器-PCM（音频）时序规格
  10. 9 详细说明
    1. 9.1 WLAN 特性
    2. 9.2 蓝牙特性
    3. 9.3 低功耗蓝牙特性
    4. 9.4 器件认证
      1. 9.4.1 FCC 认证和声明
      2. 9.4.2 加拿大创新、科学和经济发展部（ISED）
      3. 9.4.3 ETSI/CE
      4. 9.4.4 MIC 认证
    5. 9.5 模块标识
    6. 9.6 测试等级
    7. 9.7 最终产品标示
    8. 9.8 面向最终用户的手册信息
  11. 10应用、实施和布局
    1. 10.1 应用信息
      1. 10.1.1 典型应用 – WL1837MOD 参考设计
      2. 10.1.2 设计建议
      3. 10.1.3 射频迹线和天线布局建议
      4. 10.1.4 模块布局建议
      5. 10.1.5 散热板建议
      6. 10.1.6 烘烤和 SMT 建议
        1. 10.1.6.1 烘烤建议
        2. 10.1.6.2 SMT 建议
  12. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 第三方产品免责声明
      2. 11.1.2 开发支持
        1. 11.1.2.1 工具与软件
      3. 11.1.3 器件支持命名规则
    2. 11.2 支持资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 术语表
  13. 12机械、封装和可订购信息
    1. 12.1 TI 模块机械制图
    2. 12.2 卷带包装信息
      1. 12.2.1 卷带包装规格
      2. 12.2.2 封装规范
        1. 12.2.2.1 卷带盒
        2. 12.2.2.2 装运箱
    3. 12.3 封装信息
      1. 12.3.1 封装选项附录

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • MOC|100
散热焊盘机械数据 (封装 | 引脚)
订购信息

10.1.2 设计建议

本节介绍了 WL1837 模块、射频布线和天线的布局建议。

表 10-2 总结了布局建议。

表 10-2 布局建议总结
项目说明
热性能
1接地过孔必须靠近焊盘。
2不得在模块下方的模块安装层上铺设信号迹线。
3在第 2 层中提供完整的接地覆铜以用于散热。
4在模块下方布置一个实心接地层和多个接地过孔，用于系统稳定和散热。
5增加第一层的接地覆铜，并将第一层的所有走线都置于内层上（如有可能）。
6信号迹线可以铺设在位于模块安装层下方的实心接地层下方的第三层。
射频迹线和天线布线
7射频迹线天线馈电必须尽量短且超出接地基准。此时，迹线开始辐射。
8射频迹线的弯曲必须是渐进的，最大弯曲大约为 45°，迹线斜接。射频迹线不得有尖角。
9射频迹线必须在接地平面上在射频迹线两侧都有过孔拼接。
10射频迹线必须具有恒定阻抗（微带传输线）。
11为获得最佳效果，射频迹线接地层必须是射频迹线正下方的接地层。接地层必须是实心的。
12天线部分下方不得有迹线或接地端。
13射频迹线必须尽量短。天线、射频迹线和模块必须位于 PCB 产品的边缘。还必须考虑天线与外壳的接近程度，以及外壳材料。
电源和接口
14VBAT 的电源迹线必须至少为 40mil 宽。
151.8V 迹线必须至少为 18mil 宽。
16使 VBAT 迹线尽可能宽以确保降低电感和迹线电阻。
17如有可能，将 VBAT 迹线的上方、下方和旁边接地以屏蔽迹线。
18SDIO 信号迹线（CLK、CMD、D0、D1、D2 和 D3）的布线必须相互平行，并尽可能短（小于 12cm）。此外，每个布线长度必须与其他布线相同。迹线之间应该有足够的空间（大于迹线宽度或接地的 1.5 倍），以确保信号质量，尤其是对于 SDIO_CLK 迹线。务必使这些迹线远离其他数字或模拟信号迹线。TI 建议在这些总线周围添加接地屏蔽。
19SDIO 和数字时钟信号是噪声源。尽可能缩短这些信号的迹线。如果可能，在它们周围保持间隙。