ZHCSVD3E December 2003 – March 2024 SN65MLVD200A , SN65MLVD202A , SN65MLVD204A , SN65MLVD205A
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
选择电介质和设计规格后,设计人员必须确定要在栈中使用的级别数量。为了减少 TTL/CMOS 到 M-LVDS 串扰,最好至少有两个独立的信号平面,如图 11-3 中所示。
第 2 层和第 3 层之间的间隔必须为 127μm(0.005 英寸)。通过使电源平面和接地平面保持紧密耦合,增加的电容可用作瞬态的旁路。
常见的堆叠配置之一是六层板,如图 11-4 所示。
在这种特定配置中,可以通过至少一个接地平面将每个信号层与电源平面隔离。这样可以提高信号完整性,但是制造成本更高。最好使用 6 层电路板,因为除了确保信号层 1 和 6 基准接地平面之外,它还为布局设计人员提供了更大的灵活性来改变信号层和基准平面之间的距离。