ZHCSVD3E December   2003  – March 2024 SN65MLVD200A , SN65MLVD202A , SN65MLVD204A , SN65MLVD205A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  电气特性 - 驱动器
    7. 6.7  电气特性 - 接收器
    8. 6.8  电气特性 - 总线输入和输出
    9. 6.9  开关特性 - 驱动器
    10. 6.10 开关特性 - 接收器
    11. 6.11 典型特性
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 上电复位
      2. 8.3.2 ESD 保护
    4. 8.4 器件功能模式
      1. 8.4.1 器件功能表
      2. 8.4.2 等效输入和输出原理图
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1  电源电压
        2. 9.2.2.2  电源旁路电容
        3. 9.2.2.3  驱动器输入电压
        4. 9.2.2.4  驱动器输出电压
        5. 9.2.2.5  端接电阻器
        6. 9.2.2.6  接收器输入信号
        7. 9.2.2.7  接收器输入阈值（失效防护）
        8. 9.2.2.8  接收器输出信号
        9. 9.2.2.9  介质互连
        10. 9.2.2.10 PCB 传输线路
      3. 9.2.3 应用曲线
  11. 10电源相关建议
  12. 11布局
    1. 11.1 布局指南
      1. 11.1.1 微带与带状线拓扑
      2. 11.1.2 电介质类型和电路板结构
      3. 11.1.3 建议的堆叠布局
      4. 11.1.4 引线间距
      5. 11.1.5 尽可能减少串扰和接地抖动
      6. 11.1.6 去耦合
    2. 11.2 布局示例
  13. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 静电放电警告
    6. 12.6 术语表
  14. 13修订历史记录
  15. 14机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • D|8
散热焊盘机械数据 (封装 | 引脚)
订购信息

11.2 布局示例

必须用至少单个布线宽度的两倍或三倍分隔单端布线和差分对，以更大程度地降低串扰可能性。平行布置的单端布线的串扰小于上升或下降时间的波长，通常可以忽略不计。针对长距离平行布线，增加信号路径之间的间距以减少串扰。空间有限的电路板可从交错布线布局中受益，如图 11-9 所示。

SN65MLVD200A SN65MLVD202A SN65MLVD204A SN65MLVD205A 交错布线布局图 11-9 交错布线布局

这种配置在不同的层上布置交替信号布线；因此，布线之间的水平间距可能小于单个布线宽度的 2 或 3 倍。为确保接地信号路径的连续性，TI 建议为每个信号过孔设置一个相邻的接地过孔，如图 11-10 所示。

注：

过孔会产生额外的电容。例如，典型过孔在 FR4 中具有 ½pF 至 1pF 的集总电容效应。

SN65MLVD200A SN65MLVD202A SN65MLVD204A SN65MLVD205A 接地过孔位置（侧视图）图 11-10 接地过孔位置（侧视图）

器件接地引脚与 PCB 接地平面之间的短距离低阻抗连接可减少接地反弹。接地平面中的孔和切口如果产生不连续性，增加返回电流环路面积，则会对电流返回路径产生不利影响。

为更大限度地减少 EMI 问题，TI 建议避免布线下方的不连续性（例如孔、缝隙等），并尽可能缩短布线。通过将所有类似的功能放置在同一个区域，而不是将它们混合在一起，来明智地对电路板进行分区，有助于减少易感性问题。