ZHCSSF9 june   2023 CDCE6214Q1TM

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 说明（续）
  7. 6 器件比较
  8. 7 引脚配置和功能
  9. 8 规格
    1. 8.1  绝对最大额定值
    2. 8.2  ESD 等级
    3. 8.3  建议运行条件
    4. 8.4  热性能信息
    5. 8.5  EEPROM 特性
    6. 8.6  基准输入，单端特性
    7. 8.7  基准输入，差分特性
    8. 8.8  基准输入，晶体模式特性
    9. 8.9  通用输入特性
    10. 8.10 三电平输入特性
    11. 8.11 逻辑输出特性
    12. 8.12 锁相环特性
    13. 8.13 闭环输出抖动特性
    14. 8.14 输入和输出隔离
    15. 8.15 缓冲模式特性
    16. 8.16 PCIe 展频发生器
    17. 8.17 LVCMOS 输出特性
    18. 8.18 LP-HCSL 输出特性
    19. 8.19 LVDS 输出特性
    20. 8.20 输出同步特性
    21. 8.21 上电复位特性
    22. 8.22 与 I2C 兼容的串行接口特性
    23. 8.23 时序要求，与 I2C 兼容的串行接口
    24. 8.24 电源特性
    25. 8.25 典型特性
  10. 9 参数测量信息
    1. 9.1 基准输入
    2. 9.2 输出
    3. 9.3 串行接口
    4. 9.4 PSNR 测试
    5. 9.5 时钟连接和端接
      1. 9.5.1 基准输入
      2. 9.5.2 输出
  11. 10详细说明
    1. 10.1 概述
    2. 10.2 功能方框图
    3. 10.3 特性说明
      1. 10.3.1 基准块
        1. 10.3.1.1 零延迟模式，内部和外部路径
      2. 10.3.2 锁相环 (PLL)
        1. 10.3.2.1 PLL 配置和分频器设置
        2. 10.3.2.2 扩频时钟
        3. 10.3.2.3 数字控制振荡器和频率递增或递减 - 串行接口模式和 GPIO 模式
      3. 10.3.3 时钟分配
        1. 10.3.3.1 无毛刺运行
        2. 10.3.3.2 分频器同步
        3. 10.3.3.3 全局和单独输出使能
      4. 10.3.4 电源和电源管理
      5. 10.3.5 控制引脚
    4. 10.4 器件功能模式
      1. 10.4.1 运行模式
        1. 10.4.1.1 回退模式
        2. 10.4.1.2 引脚模式
        3. 10.4.1.3 串行接口模式
    5. 10.5 编程
      1. 10.5.1 I2C 串行接口
      2. 10.5.2 EEPROM
        1. 10.5.2.1 EEPROM - 循环冗余校验
        2. 10.5.2.2 建议的编程过程
        3. 10.5.2.3 EEPROM 访问
          1. 10.5.2.3.1 寄存器提交流程
          2. 10.5.2.3.2 直接访问流程
        4. 10.5.2.4 寄存器位到 EEPROM 映射
  12. 11应用和实施
    1. 11.1 应用信息
    2. 11.2 典型应用
      1. 11.2.1 设计要求
      2. 11.2.2 详细设计过程
      3. 11.2.3 应用曲线
    3. 11.3 电源相关建议
      1. 11.3.1 上电序列
      2. 11.3.2 去耦合
    4. 11.4 布局
      1. 11.4.1 布局指南
      2. 11.4.2 布局示例
  13. 12器件和文档支持
    1. 12.1 器件支持
      1. 12.1.1 开发支持
      2. 12.1.2 器件命名规则
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 静电放电警告
    6. 12.6 术语表
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

10.3.1 基准块

PLL 的基准时钟被馈送到引脚 1 (SECREF_P) 和 2 (SECREF_N) 或引脚 5 (PRIREF_P) 和 6 (PRIREF_N)。有多个输入级来适应各种时钟基准。引脚 1 和 2 可用于跨时钟连接 XTAL，或提供外部单端 LVCMOS 时钟或差分时钟。可以通过寄存器编程来选择这些模式。选择差分模式时，会向引脚施加适当的偏置。在差分模式下，需要使用外部交流耦合电容器。当选择 XTAL 或 LVCMOS 模式时，偏置电路将断开。引脚 5 和 6 可用于提供外部单端 LVCMOS 时钟或差分时钟。

基准多路复用器选择 PLL 的基准时钟。通过设置 REFSEL 引脚 = L，可以选择 SECREF 输入，而通过设置 REFSEL 引脚 = H，可以选择 PRIREF 输入。或者，这可以通过寄存器设置进行配置。

表 10-1 基准输入选择
寄存器位地址寄存器位字段名称值说明
R2[1:0]REFSEL_SW0h 或 1h通过引脚 4 (REFSEL) 控制输入基准多路复用器
（默认值：0h）2h选择引脚 1/引脚 2 SECREF 输入。这与引脚 4 的状态无关。
3h选择引脚 5/引脚 6 PRIREF 输入。这与引脚 4 的状态无关。
R24[1:0]IP_SECREF_BUF_SEL0hXO 被启用。对 SECREF 引脚有效。
（默认值：0h）1h启用 LVCMOS 缓冲器。对 SECREF 引脚有效。
2h 或 3h启用差分缓冲器。对 SECREF 引脚有效。
R24[15]IP_PRIREF_BUF_SEL0h启用 LVCMOS 缓冲器。对 PRIREF 引脚有效。
（默认值：0h）1h启用差分缓冲器。对 PRIREF 引脚有效。

可以使用基准分频器或时钟倍频器来进一步对 PLL 的基准时钟进行倍频 (2x) 或分频。IP_RDIV[7:0] 可用于设置分频器的值。将其设置为 00h 可启用倍增器。

来自基准块的输出时钟可以旁路至 OUT0 和其他输出通道。可以在输入时钟或 PFD 时钟之间选择旁路时钟。请参阅表 10-9

SECREF_P 和 SECREF_N 引脚提供晶体振荡器级来驱动 10MHz 至 50MHz 范围内的基本模式晶体。晶体输入级集成了高达 9pF 的可调负载电容器阵列，并可通过 R24[12:8] 进行编程。可通过 R24[5:2] 对振荡器的驱动能力进行编程。

LVCMOS 输入缓冲器阈值电压遵循 VDD_REF。该器件可用作电平转换器，因为输出具有单独的电源。