TPS7A85
- 低压降：4A 电流时为 150mV（典型值）
- 线路、负载和温度精度为 1%（最大值）
- 输出电压噪声：
- 4.4 µVRMS（输出为 0.8V）
- 8.4 µVRMS（输出为 5.0V）
- 输入电压范围：
- 无偏置：1.4V 至 6.5V
- 有偏置：1.1V 至 6.5V
- ANY-OUT运行：
- 输出电压范围：0.8V 至 3.95V
- 可调节运行：
- 输出电压范围：0.8V 至 5.0V
- 电源纹波抑制：
- 500kHz 时为 40dB
- 出色的负载瞬态响应
- 可调节软启动浪涌电流控制
- 开漏电源正常 (PG) 输出
- 与 47µF 或更大的陶瓷输出电容一起工作时保持稳定
- 工作温度范围：
–40°C 至 +125°C - 20 引脚 3.5mm × 3.5mm 超薄型四方扁平无引线 (VQFN) 封装
应用
- 数字负载：串行解串器、现场可编程门阵列 (FPGA) 和数字信号处理器 (DSP)
- 仪器仪表、医疗和音频
- 高速模拟电路：
- 压控振荡器 (VCO)、模数转换器 (ADC)、数模转换器 (DAC) 以及低压差分信令 (LVDS)
- 成像：互补金属氧化物半导体 (CMOS) 传感器和视频专用集成电路 (ASIC)
- 测试和测量
All trademarks are the property of their respective owners.
TPS7A85 是一款低噪声 (4.4 µVRMS)、低压降 (LDO) 线性稳压器，具备 4A 的拉电流能力，其最高压降仅为 240mV。该器件的输出电压可通过引脚在 0.8V 至 3.95V 的范围内进行编程并可通过外部电阻分压器在 0.8V 至 5.0V 范围内进行调节。
TPS7A85 将低噪声 (4.4 µVRMS)、高电源抑制比 (PSRR) 和高输出电流性能相结合，非常适合为高速通信、视频、医疗或测试和测量 最高可驱动 1A 负载电流。TPS7A85 的高性能可限制电源生成的相位噪声和时钟抖动，非常适合为高性能串行器和解串器 (SerDes)、模数转换器 (ADC)、数模转换器 (DAC) 以及射频 (RF) 组件供电。RF 放大器尤其受益于该器件的高性能和 5.0V 输出性能。
对于需要以低输入电压、低输出 (LILO) 电压运行的数字负载 [如特定用途集成电路 (ASIC)、现场可编程门阵列 (FPGA) 以及数字信号处理器 (DSP)]，TPS7A85 优异的精度特性（负载和温度范围内的精度为 0.75%）、远程感测、出色的瞬态性能以及软启动功能可确保最优系统性能。
TPS7A85 的多种用途使其成为许多高要求应用会考虑的 选择。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | TPS7A85 高电流 (4A)、高效 (1%)、低噪声 (4.4 µVRMS) LDO 稳压器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2016-4-5 |
| 白皮书 | Parallel LDO Architecture Design Using Ballast Resistors | PDF | HTML | 2022-12-14 | |||
| 白皮书 | Comprehensive Analysis and Universal Equations for Parallel LDO's Using Ballast | PDF | HTML | 2022-12-13 | |||
| 选择指南 | Low Dropout Regulators Quick Reference Guide (Rev. P) | 2018-3-21 | ||||
| 技术文章 | LDO basics: noise – how a noise-reduction pin improves system performance | PDF | HTML | 2017-6-14 | |||
| 技术文章 | Optimizing LDO voltage accuracy | PDF | HTML | 2016-5-6 | |||
| 技术文章 | Keep it simple with an LDO regulator | PDF | HTML | 2016-4-29 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
DAC38RF80EVM — DAC38RF80 双通道 14 位 9GSPS 6x-24x 内插 6GHz 和 9GHz PLL DAC 评估模块
DAC38RF80EVM 是用于评估 DAC38RF80/84/90 数模转换器 (DAC) 的电路板。该评估模块 (EVM) 可用于对采样率高达 9GSPS 的 DAC 进行性能评估。它适合与基于 FPGA 的码型发生器卡 TSW14J56EVM（修订版 B 及更高版本）搭配使用。借助 EVM 上提供的 FMC 连接器，还可以将 DAC 连接到第三方供应商提供的 FPGA 开发板。此外，借助简便易用的软件界面，还可通过 SPI 控制 DAC 和板载 LMK04828 时钟芯片。
DAC38RF82EVM — DAC38RF82 双通道 14 位 9GSPS 1x-24x 内插 6GHz 和 9GHz PLL DAC 评估模块
DAC38RF89EVM — DAC38RF89 双通道 14 位 8.4GSPS 1x-24x 内插 5GHz 和 7.5GHz PLL DAC 评估模块
DAC38RF89 评估模块 (EVM) 是用于评估 DAC38RF89 数模转换器 (DAC) 的电路板。DAC38RFEVM 可用于对采样率最高 9GSPS 的 DAC 进行性能评估，同时其设计还支持与 TSW14J56EVM（修订版 B 及更高版本）搭配使用。借助所提供的 FMC 连接器，还可以将 DAC 连接到来自第三方供应商的 FPGA 开发板。此外，借助简便易用的软件界面，还可通过 SPI 控制 DAC 和板载 LMK04828 时钟芯片。
TPS7A85EVM-754 — TPS7A85 4-A 高电流、1% 高精度、4.4-μVRMS LDO 稳压器评估模块
TSW40RF80EVM — 具有双通道 14 位 3GSPS ADC/9GSPS DAC 时钟解决方案的 2T2R 射频采样收发器评估模块
TSW40RF80 评估模块 (EVM) 是一种双发双收 (2T2R) 射频采样收发器参考设计。该模块包含 DAC38RF80 双通道射频采样数模转换器 (DAC) 和 ADC32RF45 双通道射频采样模数转换器 (ADC)。
DAC38RF80 采样率高达 9GSPS，包括用于高频时钟生成的板载 PLL/VCO。输出是单端的，便于连接 50Ω 的电路。ADC32RF45 采样率高达 3GSPS。它可以选择在每个通道中使用双数字下变频器，或者通过旁路访问奈奎斯特全带宽。
TSW40RF80EVM 包括 LMK04828 时钟发生器，用于为 DAC PLL 提供参考信号，以及用于生成 (...)
PARALLEL-LDO-CALC — Parallel low-dropout (LDO) calculator
并联低压降 (LDO) 计算器是一款基于 Microsoft® Excel® 的工具，它使用镇流电阻为并联 LDO 稳压器提供最坏情形分析。该工具可帮助用户确定所需的最低并联 LDO 稳压器数量，以及满足一组系统要求的合适镇流电阻。
计算器中预填充了并联应用中常用 LDO 稳压器的数据表信息。用户可以根据其系统要求来评估哪款 LDO 稳压器器件能够满足其系统需求。
TIDA-01027 — 可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计
TIDA-01084 — 连续波相位对齐多音发生器：直流至 6GHz 射频采样 DAC 参考设计
TIDA-01084 参考设计演示了如何使用射频采样 DAC 来生成连续相位对齐多音波形。借助四个 48 位独立 NCO，14 位 9GSPS DAC38RF83 可在第一奈奎斯特区内的任意位置或在第二奈奎斯特区高达 6GHz 的范围内生成四个 CW 信号。
此参考设计涵盖操作理论、GUI 介绍和 NCO 编程说明，无需外部模式发生器即可生成信号。此设计展示了一种易于使用的方法，可极大简化和缩减生成连续波形所需的物料清单 (BOM)。
TIDA-01232 — 高电流、低噪声并行 LDO 参考设计
此并行低压降 (LDO) 参考设计展示了采用并行配置的 TPS7A85 低噪声 LDO 线性稳压器；这种配置支持 3.5A 拉电流（每个 LDO）或 7A 拉电流（每块电路板）。其他设计灵活性包括能够堆叠此设计来满足应用的电流要求。
TIDA-01240 — 射频采样 S 频段雷达发射器参考设计
TIDA-01435 — 适用于微波回程连线的高带宽、零 IF 参考设计
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RGR) | 20 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。