TPS74901
- VOUT 范围：0.8V 至 3.6V
- 超低 VIN 范围：0.8V 至 5.5V
- VBIAS 范围：2.7V 至 5.5V
- 低压降：电压为 3A 时为 120mV（典型值）
- 电源正常 (PG) 输出可实现电源监视或为其他电源提供时序信号
- 整个线路、负载和温度范围内的精度：1%（新芯片）
- 整个线路、负载和温度范围内的精度：2%（旧芯片）
- 可调启动浪涌控制
- VBIAS 支持低 VIN 运行，具有良好的瞬态响应
- 任何输出电容器 ≥ 2.2µF 时保持稳定
- 封装：
- 小型 3mm × 3mm × 1mm VSON
- 5mm × 5mm × 1mm VQFN 和 DDPAK-7
- 高电平有效使能
TPS74901 低压降 (LDO) 线性稳压器可面向多种应用提供易于使用的稳健型电源管理解决方案。用户可编程软启动通过减少启动时的容性浪涌电流，更大限度地减少了输入电源上的应力。软启动具有单调性，旨在为各类处理器和专用集成电路 (ASIC) 供电。借助使能输入和电源正常输出，可通过外部稳压器轻松实现上电排序。凭借全方位的灵活性，该器件可为现场可编程门阵列 (FPGA)、数字信号处理器 (DSP) 等具有特殊启动要求的应用配置可满足其时序要求的解决方案。
该器件还具有高精度的参考电压电路和误差放大器，可在整个负载、线路、温度和过程范围内提供 2% 精度。该器件在使用大于或等于 2.2µF 的任何类型的电容器时都能保持稳定运行，并具有 –40°C 至 +125°C 的额定结温范围。TPS74901 采用小型 3mm × 3mm VQFN 和小型 5mm × 5mm VQFN 封装，可实现高度紧凑的解决方案总尺寸。该器件还可采用 DDPAK-7 封装。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | TPS74901 具有可编程软启动功能的 3A 低压降线性稳压器 数据表 (Rev. K) | PDF | HTML | 英语版 (Rev.K) | PDF | HTML | 2024-8-7 |
| 应用手册 | LDO 噪声揭秘 (Rev. B) | PDF | HTML | 英语版 (Rev.B) | PDF | HTML | 2020-9-16 | |
| 应用手册 | A Topical Index of TI LDO Application Notes (Rev. F) | 2019-6-27 | ||||
| 选择指南 | Low Dropout Regulators Quick Reference Guide (Rev. P) | 2018-3-21 | ||||
| 应用手册 | LDO PSRR Measurement Simplified (Rev. A) | PDF | HTML | 2017-8-9 | |||
| 模拟设计期刊 | Taming linear-regulator inrush currents | 2009-5-1 | ||||
| 模拟设计期刊 | Q2 2009 Issue Analog Applications Journal | 2009-5-1 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
TPS74901EVM-210 — TPS74901 3A、低 VIN (0.8V) 可调节超低压降稳压器评估模块
TPS74901EVM-210 便于评估 TPS74901 低压降线性稳压器 IC。
这些稳压器需要一个低功耗偏置电压 VBIAS 和一个电源输入电压 VIN。该稳压器能够提供低至 0.8V 的输出电压、高达 3A 的输出电流，并具有带开漏输出的集成式监控电路，该开漏输出可在输出电压达到稳压（电源正常，即 PG）时进入高阻抗状态。
TIDA-00359 — 适用于 GSPS ADC 的时钟解决方案参考设计
适合 GSPS 数据转换器的低成本、高性能时钟解决方案。本参考设计讨论了如何用 TRF3765（一种低噪声频率合成器）为 4GSPS 模数转换器 (ADC12J4000) 生成采样时钟。实验展示了数据表中可比较的 SNR 及 SFDR 性能。
TIDA-00431 — 采用 8GHz 直流耦合差分放大器的射频采样 4GSPS ADC 参考设计
宽带射频 (RF) 接收器有助于极大提高无线电设计的灵活性。较宽的瞬时带宽支持在不更改硬件的情况下实现灵活调优，并且能够以间隔较大的频率捕获多个通道。
该参考设计介绍了一款宽带射频接收器，该接收器采用 4GSPS 模数转换器 (ADC) 并具有一个 8GHz 直流耦合全差分放大器前端。放大器前端提供信号增益，并且能够捕获下行到直流的信号，而平衡-非平衡变压器耦合输入则无法做到这一点。
TIDA-00432 — 将 Xilinx 平台用于相控阵雷达系统以实现 JESD204B 千兆次采样 ADC 的同步
该系统级设计展示了如何使用 Xilinx VC707 平台将两个 ADC12J4000 评估模块 (EVM) 同步在一起。本设计文档介绍了所需的硬件修改和器件配置，包括时钟方案。此设计显示了每个 EVM 的示例配置文件。此设计还介绍了 FPGA 固件，并显示了相关的 Xilinx IP 块配置参数。此外还显示并分析了在实际硬件上获取的数据，显示在没有使用特性化电缆和校准传播延迟的情况下，仍可实现 50ps 内的同步。
TIDA-00826 — 50 欧姆 2GHz 示波器前端参考设计
此参考设计是 50Ω 输入示波器应用的模拟前端的一部分。系统设计人员可随时使用此评估平台，处理频域和时域应用中从直流到 2GHz 的输入信号。
TIDA-01015 — 适用于数字示波器和无线测试仪中 12 位高速 ADC 的 4GHz 时钟参考设计
TIDA-01017 — 面向示波器、无线测试仪和雷达的高速多通道 ADC 时钟参考设计
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VSON (DRC) | 10 | Ultra Librarian |
| TO-263 (KTW) | 7 | Ultra Librarian |
| VQFN (RGW) | 20 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。