SN74LVC1G00
- Available in the Ultra Small 0.64-mm2
Package (DPW) With 0.5-mm Pitch - Supports 5-V VCC Operation
- Inputs Accept Voltages to 5.5 V
- Provides Down Translation to VCC
- Max tpd of 3.8 ns at 3.3 V
- Low Power Consumption, 10-μA Max ICC
- ±24-mA Output Drive at 3.3 V
- Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back Drive Protection
- Latch-Up Performance Exceeds 100 mA
Per JESD 78, Class II - ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 1000-V Charged-Device Model (C101)
This single 2-input positive-NAND gate is designed for 1.65-V to 5.5-V VCC operation.
The SN74LVC1G00 performs the Boolean function
Y = A × B or Y = A + B
in positive logic.
The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC operating range.
The SN74LVC1G00 is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8 mm × 0.8 mm.
您可能感兴趣的相似产品
功能与比较器件相同且具有相同引脚。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | SN74LVC1G00 Single 2-Input Positive-NAND Gate 数据表 (Rev. AB) | PDF | HTML | 2014-4-23 | ||
| 应用手册 | The Davies Sinusoidal Generator | PDF | HTML | 2022-10-31 | |||
| 应用手册 | Designing and Manufacturing with TI's X2SON Packages | 2017-8-23 |
设计与开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块
5-8-NL-LOGIC-EVM — 支持 5 至 8 引脚 DPW、DQE、DRY、DSF、DTM、DTQ 和 DTT 封装的通用逻辑和转换 EVM
通用 EVM 旨在支持采用 DTT、DRY、DPW、DTM、DQE、DQM、DSF 或 DTQ 封装的任何逻辑或转换器件。电路板设计可实现灵活的评估。
TIDEP-0075 — 工业通信网关 PROFINET IRT 转 PROFIBUS 主站参考设计
TIDEP0022 — 具有集成 BiSS C 主接口的 ARM MPU 参考设计
在工业通信子系统 (PRU-ICSS) 上实现了 BiSS C 主协议。该设计提供可编程实时单元 (PRU) 的完整文档和源代码。
TIDEP0025 — 用于工业通信和电机控制的单芯片驱动器
该参考设计基于 HEIDENHAIN EnDat 2.2 标准针对位置或旋转编码器实现了硬件接口。该平台还使您能够在各种工业自动化设备中实现实时 EtherCAT 通信标准。该平台可以在工业自动化、工厂自动化或工业通信等应用中实现具有小占用空间、低功耗和单芯片解决方案的设计。
TIDEP0035 — 具有集成 HIPERFACE DSL 主接口的 ARM MPU 参考设计
该参考设计在工业通信子系统 (PRU-ICSS) 上实现了 HIPERFACE DSL 主协议。两线制接口可将位置反馈线集成到电机电缆中。 它由 AM437x PRU-ICSS 固件和 TIDA-00177 收发器参考设计组成。
TIDEP0050 — EnDat 2.2 系统参考设计
此参考设计基于 HEIDENHAIN EnDat 2.2 标准针对位置或旋转编码器实现了 EnDat 2.2 主协议栈和硬件接口。此设计由 EnDat 2.2 主协议栈、使用 RS-485 收发器的半双工通信,以及在 Sitara AM437x 工业开发工具包上实现的线路终端组成。 此设计经过全面测试,符合 HEIDENHAIN EnDat 2.2 标准。除了 EnDat 位置反馈之外,AM437x IDK 还能够支持工业通信和电机驱动,如 AM437x 单芯片电机控制设计指南中所述。
TIDEP0078 — 适用于 AM572x 的 OPC UA 数据访问服务器参考设计
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| SOT-SC70 (DCK) | 5 | Ultra Librarian |
| SOT-5X3 (DRL) | 5 | Ultra Librarian |
| DSBGA (YZP) | 5 | Ultra Librarian |
| USON (DRY) | 6 | Ultra Librarian |
| X2SON (DPW) | 5 | Ultra Librarian |
| X2SON (DSF) | 6 | Ultra Librarian |
| SOT-23 (DBV) | 5 | Ultra Librarian |