LMK04816
- 超低均方根(RMS) 抖动性能
- 100fs RMS 抖动（12kHz 至20MHz）
- 123fs RMS 抖动（100Hz 至20MHz）
- 双环PLLATINUM™锁相环(PLL) 架构
- PLL1
- 集成低噪声晶体振荡器电路
- 输入时钟丢失时采用保持模式
- 自动或手动触发/恢复
- PLL1
- PLL2
- 标准化1Hz (PLL) 噪底为
–227dBc/Hz - 相位检测器速率最高可达155MHz
- OSCin 倍频器
- 集成低噪声压控振荡器(VCO)
- VCO 频率范围为2370MHz 至2600MHz
- 标准化1Hz (PLL) 噪底为
- 自动和手动切换模式
(LVDS) 或低电压互补金属氧化物半导体
(LVCMOS) 可编程输出
步长
- 多达5 个VCXO 和晶体缓冲输出
(9.0mm × 9.0mm × 0.8 mm)
LMK04816 器件是业界性能最为优异的时钟调节器，具备出色的时钟抖动消除、生成和分配等高级功能， 能够充分满足新一代系统要求。双环PLLATINUM 架构采用低噪声VCXO 模块可实现111fs 的RMS 抖动 （12kHz 至20MHz）或采用低成本外部晶振及变容二极管实现低 于200fs 的RMS 抖动（12kHz 至20MHz）。
双环路架构由两个高性能锁相环(PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器(VCO) 构 成。第一个PLL (PLL1) 具有低噪声抖动消除器功能，而第二个PLL (PLL2) 执行时钟生成。PLL1 可配置为 与外部VCXO 模块配合使用，或与具有外部可调晶体和变容二极管的集成式晶体振荡器配合使用。用于很窄 的环路带宽时，PLL1 使用VCXO 模块或可调晶体的优异近端相位噪声（偏移低于50kHz）清理输入时 钟。PLL1 的输出将用作PLL2 的清理输入参考，以锁定集成式VCO。可对PLL2 的环路带宽进行优化以清 理远端相位噪声（偏移高于50 kHz），集成式VCO优于VCXO 模块或PLL1 中使用的可调晶体。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK04816 具有双环 PLL 的三输入低噪声时钟抖动消除器 数据表 (Rev. C) | PDF | HTML | 英语版 (Rev.C) | PDF | HTML | 2016-3-8 |
| 应用手册 | LMK时钟 family LVDS输出交流耦合设计注意事项 | 2021-6-10 | ||||
| 应用手册 | AN-1939 Crystal Based Oscillator Design with the LMK04000 Family (Rev. A) | 2013-4-26 | ||||
| 用户指南 | LMK04816 Low-Noise Clock Jitter Cleaner with Dual Loop PLLs | 2012-7-2 | ||||
| 用户指南 | TSW3085EVM ACPR and EVM Measurements (TIDA-00076 Reference Guide) | 2011-12-29 | ||||
| 设计指南 | Clock Conditioner Owner's Manual | 2006-11-10 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
LMK04816BEVAL — 具有双路级联 PLL 和集成 2.5 GHz VC 的三输入、十三输出时钟抖动消除器
LMK04816 是业界性能卓越的时钟调节器，具有优异的时钟抖动消除、时钟发生和分配功能，其先进的功能可满足下一代系统要求。借助双环路 PLLatinum™ 架构，可利用低噪声 VCXO 模块实现 111fs rms 抖动（12kHz 至 20MHz），也可采用低成本外部晶振及变容二极管实现低于 200fs 的 rms 抖动（12kHz 至 20MHz）。
双环架构由两个高性能锁相环 (PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器 (VCO) 构成。第一个 PLL (PLL1) 具有低噪声抖动消除器功能，而第二个 PLL (PLL2) 执行时钟生成。PLL1 可配置为与外部 (...)
CODELOADER — CodeLoader Device Register Programming v4.19.0
The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.
Which software do I use?
Product | (...) |
CLOCKDESIGNTOOL — Clock Design Tool Software
时钟设计工具软件可帮助选择器件、设计环路滤波器，并进行定时器件解决方案仿真。当您输入所需的输出频率和参考频率（可选）后，该工具就会提供能够满足指定要求的 TI 器件、分频器值，并推荐能够尽可能减少抖动的环路滤波器。
CLOCKDESIGNTOOL 教程视频
我要使用哪一个软件？
产品 | 环路滤波器和器件配置 + 仿真 | 模拟工具 | 器件寄存器编程 |
LMX24xx PLL 系列 | EasyPLL | ||
LMX25xx PLL+VCO 系列 | 时钟设计工具 | ||
LMK 抖动清除器和分配器 |
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程：CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| WQFN (NKD) | 64 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。