主页 数据转换器 模数转换器 (ADC) 高速 ADC (≥10 MSPS)
主页
数据转换器
模数转换器 (ADC)
高速 ADC (≥10 MSPS)

ADC14X250

正在供货

14 位、250MSPS 模数转换器 (ADC)

立即订购
数据表

ADC14X250

正在供货
数据表 立即订购

产品详情

Sample rate (max) (Msps) 250 Resolution (Bits) 14 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 800 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 1.7 Power consumption (typ) (mW) 584 Architecture Pipeline SNR (dB) 71.1 ENOB (Bits) 11.5 SFDR (dB) 93 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 250 Resolution (Bits) 14 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 800 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 1.7 Power consumption (typ) (mW) 584 Architecture Pipeline SNR (dB) 71.1 ENOB (Bits) 11.5 SFDR (dB) 93 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFN (RHB) 32 25 mm² (5 mm × 5 mm)
  • 分辨率：14 位
  • 转换速率：250MSPS
  • 性能：
    • 输入：240MHz，-3dBFS
      • 信噪比 (SNR)：70.1dBFS
      • 噪声频谱密度：-151.1dBFS/Hz
      • 无杂散动态范围 (SFDR)：87dBFS
      • 非 HD2 和非 HD3 毛刺：-92dBFS
    • 无输入 SNR：71.1dBFS
  • 功耗：584mW
  • 额定温度最高达 105°C（在散热焊盘处）
  • JESD204B 通道速率高达 5Gb/s 的子类 1 单通道串行数据接口
  • 经缓冲的模拟输入
  • 差分输入相位和幅值校正
  • 输入采样时钟分频器（1 分频、2 分频、4 分频、8 分频）
  • 4 线制串行外设接口 (SPI)
  • 32 引脚超薄型四方扁平无引线 (WQFN) 封装（5mm×5mm、0.5mm 间距）
  • 分辨率：14 位
  • 转换速率：250MSPS
  • 性能：
    • 输入：240MHz，-3dBFS
      • 信噪比 (SNR)：70.1dBFS
      • 噪声频谱密度：-151.1dBFS/Hz
      • 无杂散动态范围 (SFDR)：87dBFS
      • 非 HD2 和非 HD3 毛刺：-92dBFS
    • 无输入 SNR：71.1dBFS
  • 功耗：584mW
  • 额定温度最高达 105°C（在散热焊盘处）
  • JESD204B 通道速率高达 5Gb/s 的子类 1 单通道串行数据接口
  • 经缓冲的模拟输入
  • 差分输入相位和幅值校正
  • 输入采样时钟分频器（1 分频、2 分频、4 分频、8 分频）
  • 4 线制串行外设接口 (SPI)
  • 32 引脚超薄型四方扁平无引线 (WQFN) 封装（5mm×5mm、0.5mm 间距）

ADC14X250 器件是一款单片单通道高性能模数转换器，能够将模拟输入信号转换成 14 位数字字，采样速率达 250MSPS。该转换器采用差分流水线架构并集成有输入缓冲器，在 –40°C 至 105°C 的整个扩展温度范围内（在器件的印刷电路板 (PCB) 散热焊盘处测得）具有出色的动态性能和低功耗特性。

集成的输入缓冲器消除了来自内部开关电容采样电路的电荷回馈噪声，并且简化了驱动放大器、抗混叠滤波器以及阻抗匹配的系统级设计。此外，还可以对缓冲器进行调整以校正差分输入信号路径的相位和幅值失衡，从而改善偶数阶谐波失真。输入采样时钟分频器提供整数分频比以简化系统时钟。该器件集成有低噪声电压基准，无需使用外部去耦电容器，从而简化了电路板级设计。数字输出数据通过采用 32 引脚 5mm × 5mm WQFN 封装的 JESD204B 子类 1 单通道接口提供。ADC14X250 可在 1.2V、1.8V 和 3.0V 电源供电下工作。可使用 SPI 来配置与 1.2V 至 3V 逻辑电路兼容的器件。

ADC14X250 器件是一款单片单通道高性能模数转换器，能够将模拟输入信号转换成 14 位数字字，采样速率达 250MSPS。该转换器采用差分流水线架构并集成有输入缓冲器，在 –40°C 至 105°C 的整个扩展温度范围内（在器件的印刷电路板 (PCB) 散热焊盘处测得）具有出色的动态性能和低功耗特性。

集成的输入缓冲器消除了来自内部开关电容采样电路的电荷回馈噪声，并且简化了驱动放大器、抗混叠滤波器以及阻抗匹配的系统级设计。此外，还可以对缓冲器进行调整以校正差分输入信号路径的相位和幅值失衡，从而改善偶数阶谐波失真。输入采样时钟分频器提供整数分频比以简化系统时钟。该器件集成有低噪声电压基准，无需使用外部去耦电容器，从而简化了电路板级设计。数字输出数据通过采用 32 引脚 5mm × 5mm WQFN 封装的 JESD204B 子类 1 单通道接口提供。ADC14X250 可在 1.2V、1.8V 和 3.0V 电源供电下工作。可使用 SPI 来配置与 1.2V 至 3V 逻辑电路兼容的器件。
filter 查找其他 高速 ADC (≥10 MSPS)
下载 观看带字幕的视频 视频

技术文档

未找到结果。请清除搜索并重试。
查看全部 1
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 ADC14X250 具有 5Gb/s JESD204B 输出的单通道 14 位 250MSPS ADC 数据表 (Rev. B) PDF | HTML 英语版 (Rev.B) PDF | HTML 2017-11-14

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

ADC14X250EVM — ADC14X250 评估模块

ADC14X250EVM 是用于评估德州仪器 (TI) 的 ADC14X250 模数转换器 (ADC) 的评估板。ADC14X250 是一款单通道 14 位 ADC，运行时采样率高达 2.5 亿次采样/秒 (MSPS)，输出配有标准 JESD204B 高速串行接口。根据设计，ADC14X250EVM 可与德州仪器 (TI) 的 JESD204B 数据采集卡 TSW14J56EVM 无缝配合，通过高速数据转换器专业版 (HSDCPro) 软件工具进行高速数据转换器评估。

用户指南: PDF
支持的产品和硬件
有库存
限制：
??asset.out-of-stock-ti_zh_CN??
无货
固件

TI204C-IP — Request for JESD204 rapid design IP

JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。

当您使用 TI 的高速数据转换器时，可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路，对其进行定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。

JESD204 (...)

支持的产品和硬件
评估模块 (EVM) 用 GUI

DATACONVERTERPRO-SW — 高速数据转换器专业 GUI 安装程序，v5.31

该高速数据转换器专业版 GUI 是一款 PC（与 Windows® XP/7/10 兼容）程序，旨在帮助评估大多数 TI 高速数据转换器 [模数转换器 (ADC) 和数模转换器 (DAC)] 和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和图形生成卡，为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音、多音和调制信号支持。此 GUI 还兼容用于快速合成单音、多音和调制信号的 TI 图形生成 GUI。

用户可以向 DATACONVERTERPRO-SW 提供自定义图形以加载到 TI DAC。支持从 ADC 捕获导出 (...)

支持的产品和硬件
仿真模型

ADC14X250 IBIS Model

SLAM286.ZIP (38 KB) - IBIS 模型
支持的产品和硬件
参考设计

TIDEP0060 — 采用 DSP+ARM SoC 的优化型雷达系统参考设计

对于目前采用 FPGA 或 ASIC 连接高速数据转换器、需缩短产品上市时间且提升性能，并大幅降低成本、功耗与尺寸的现代雷达系统开发者而言，该参考设计包含首款广泛商用的处理器，其集成了 JESD204B 接口与数字前端 (DFE) 处理功能。与 ADC14X250 和 DAC38J84 相连可为雷达、电子战、计算平台和应答器等航空电子设备和国防应用提供高效的解决方案。
支持的产品和硬件
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RHB) 32 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

查看全部论坛主题 查看英文版全部论坛主题

所有内容均由 TI 和社区贡献者按“原样”提供，并不构成 TI 规范。请参阅使用条款。

如果您对质量、包装或订购 TI 产品有疑问，请参阅 TI 支持。​​​​​​​​​​​​​​

视频