返回页首

产品详细信息

参数

Vin (Min) (V) 4.5 Vin (Max) (V) 18 Vout (Min) (V) 0.76 Vout (Max) (V) 7 Iout (Max) (A) 3 Iq (Typ) (mA) 0.8 Switching frequency (Min) (kHz) 700 Switching frequency (Max) (kHz) 700 Features Enable, Synchronous Rectification, Soft Start Adjustable Operating temperature range (C) -40 to 85 Rating Catalog Regulated outputs (#) 1 open-in-new 查找其它 降压转换器(集成开关)

封装|引脚|尺寸

HSOIC (DDA) 8 19 mm² 4.9 x 3.9 VSON (DRC) 10 9 mm² 3 x 3 open-in-new 查找其它 降压转换器(集成开关)

特性

  • D-CAP2™ Mode Enables Fast Transient
    Response
  • Low-Output Ripple and Allows Ceramic Output
    Capacitor
  • Wide VIN Input Voltage Range: 4.5 V to 18 V
  • Output Voltage Range: 0.76 V to 7 V
  • Highly Efficient Integrated FETs Optimized
    for Lower Duty Cycle Applications
    – 100 mΩ (High-Side) and 70 mΩ (Low-Side)
  • High Efficiency, Less Than 10 µA at shutdown
  • High Initial Bandgap Reference Accuracy
  • Adjustable Soft Start
  • Prebiased Soft Start
  • 700-kHz Switching Frequency (fSW)
  • Cycle-By-Cycle Overcurrent Limit
  • APPLICATIONS
    • Wide Range of Applications for Low Voltage
      System
      • Digital TV Power Supply
      • High Definition Blu-ray Disc™ Players
      • Networking Home Terminal
      • Digital Set Top Box (STB)

All other trademarks are the property of their respective owners

open-in-new 查找其它 降压转换器(集成开关)

描述

The TPS54327 device is an adaptive on-time D-CAP2™ mode synchronous buck converter. TheTPS54327 enables system designers to complete the suite of various end equipment’s power bus regulators with a cost effective, low component count, low standby current solution. The main control loop for the TPS54327 uses the D-CAP2 mode control which provides a fast transient response with no external compensation components. The TPS54327 also has a proprietary circuit that enables the device to adopt to both low equivalent series resistance (ESR) output capacitors, such as POSCAP or SP-CAP, and ultra-low ESR ceramic capacitors. The device operates from 4.5-V to 18-V VIN input. The output voltage can be programmed between 0.76 V and 7 V. The device also features an adjustable soft start time. The TPS54327 is available in the 8-pin DDA package and 10-pin DRC, and is designed to operate from –40°C to 85°C.

open-in-new 查找其它 降压转换器(集成开关)
下载
您可能感兴趣的类似产品
open-in-new 产品比较
功能和引脚相同,但与相比较的设备不等效:
TPS54227 正在供货 4.5V 至 18V 输入、2A 同步降压转换器 Pin-to-pin compatible lower current product.
TPS54427 正在供货 4.5V 至 18V 输入、4A 同步降压转换器 Pin-to-pin compatible higher current product (4 A).
功能相同,但与相比较的设备引脚不同或参数不等效:
TPS563208 正在供货 4.5 V to 17 V input, 3 A output, synchronous step-down converter in FCCM mode This product has a smaller package with less external component count.

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 7
类型 标题 下载最新的英文版本 发布
* 数据表 TPS54327 3-A Output Single Synchronous Step-Down Switcher With Integrated FET 数据表 2015年 12月 18日
技术文章 Minimize the impact of the MLCC shortage on your power application 2019年 3月 29日
选择指南 电源管理指南 2018 (Rev. K) 2018年 7月 31日
选择指南 电源管理指南 2018 2018年 6月 25日
应用手册 Optimize Output Filter on D-CAP2 for Stability Improvement 2017年 6月 13日
应用手册 基于带有纹波注入谷底检测定导通时间频域分析的D-CAP2™频率响应模型 下载英文版本 2015年 9月 2日
用户指南 TPS54327EVM-686, 3-A SWFT Regulator EVM Users Guide 2010年 11月 23日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
$25.00
说明
TPS54327EVM-686 是一块完全组装且经过测试的电路板,用于评估 TPS54327 同步降压 SWIFT 转换器。TPS54327EVM-686 由 4.5V 至 18V 输入电压供电,在电流为 3A 时提供 1.05V 的输出电压。
特性
  • D-CAP2 模式启用快速瞬态响应
  • 低输出波纹,允许使用陶瓷输出电容器
  • 宽 VIN 输入电压范围:4.5V 至 18V
  • 输出电压范围:0.76V 至 5.5V
  • 针对较低占空比应用进行优化了的高效集成 FET
  • 高效率,关断电流低于 10uA
  • 高初始能带隙参考准确度
  • 可调节软启动
  • 预偏置软启动
  • 700kHz 开关频率 (fsw)
  • 逐周期过流限制

设计工具和仿真

仿真模型 下载
SLVM108.ZIP (53 KB) - PSpice Model
仿真模型 下载
SLVM310.TSC (164 KB) - TINA-TI Reference Design
仿真模型 下载
SLVM311.ZIP (39 KB) - TINA-TI Spice Model

参考设计

参考设计 下载
参考设计 - 采用 8GHz 直流耦合全差分放大器的 RF 采样 4GSPS ADC
TIDA-00431 宽带射频 (RF) 接收器有助于极大提升无线电设计中的灵活性。较宽的瞬时带宽支持灵活调节而无需改动硬件且能够以间隔较大的频率捕获多个通道。

此参考设计介绍了一个宽带射频接收器,该接收器利用 4 GSPS 模数转换器 (ADC) 并具有一个 8GHz 直流耦合全差动放大器前端。放大器前端提供信号增益并允许采集下行到直流的信号,而平衡-非平衡变压器耦合输入则做不到这一点。

document-generic 原理图 document-generic 用户指南
参考设计 下载
适用于示波器、无线测试器和雷达的高速多通道 ADC 时钟参考设计
TIDA-01017 — TIDA-01017 参考设计展示了适用于高速多通道系统的时钟解决方案的性能,通过测量射频采样 ADC 的整个输入频率范围的通道间偏差进行分析。通道间偏差对于相控阵雷达和示波器应用至关重要。ADC12J4000 是一款低功耗、12 位、4GSPS 射频采样模数转换器 (ADC),具有缓冲模拟输入、集成式数字下变频器,采用 JESD204B 接口,并可捕获高达 4GHz 的信号。此设计展示了使用 LMK04828 的时钟解决方案,可使用同步 SYSREF 在多个 ADC12J4000 信号链之间实现同步。
document-generic 原理图 document-generic 用户指南
参考设计 下载
适用于数字示波器和无线测试器中的 12 位高速 ADC 的 4GHz 时钟参考设计
TIDA-01015 — TIDA-01015 是一款适合高速直接射频采样 GSPS ADC 的时钟解决方案参考设计。该参考设计展示了采样时钟在为第二奈奎斯特区域输入信号频率实现高 SNR 方面的重要性。ADC12J4000 是一款 12 位 4GSPS 射频采样 ADC,具有 3.2GHz 的 3dB 输入带宽,能够捕获高达 4GHz 的信号。此参考设计突出了一款适合 ADC12J4000 的时钟解决方案,该器件采用 TRF3765,以在高输入频率条件下实现高 SNR 性能,适用于数字存储示波器 (DSO) 和无线测试仪等应用。
document-generic 原理图 document-generic 用户指南
参考设计 下载
50Ω 2GHz 示波器前端参考设计
TIDA-00826 此参考设计是 50Ω 输入示波器应用的模拟前端的一部分。系统设计人员可轻松使用此评估平台来处理频域和时域应用中的直流到 2GHz 的输入信号。
document-generic 原理图 document-generic 用户指南
参考设计 下载
将 Xilinx 平台应用于相位阵列雷达系统以实现 JESD204B 千兆次采样 ADC 的同步
TIDA-00432 此系统级设计展示了如何使用 Xilinx VC707 平台一起同步两个 ADC12J4000 评估模块 (EVM)。此设计文档介绍了必要的硬件修改和器件配置,包括时钟方案。此设计显示了每个 EVM 的示例配置文件。此设计介绍了 FPGA 固件,并显示相关的 Xilinx IP 块配置参数。此外还显示并分析了在实际硬件上采集的数据,测试结果显示出 50ps 内的同步,未使用特性化电缆,也未校准传播延迟。
document-generic 原理图 document-generic 用户指南
参考设计 下载
面向 GSPS ADC 的时钟解决方案参考设计
TIDA-00359 适用于 GSPS 数据转换器的低成本、高性能时钟解决方案。此参考设计讨论如何使用低噪声频率合成器 TRF3765 为 4 GSPS 模数转换器 (ADC12J4000) 生成采样时钟。实验展示了与数据表相当的 SNR 和 SFDR 性能。
document-generic 原理图 document-generic 用户指南
参考设计 下载
Sync Buck Regulators
PMP6638 — 此参考设计是机顶盒内电源树的示例。它从 12V 电源执行 DC-DC 转换,以获得 1.0V/1.2V/1.8V/2.5V/3.3V/5V 电源轨。
document-generic 原理图 document-generic 用户指南

CAD/CAE 符号

封装 引脚 下载
SO PowerPAD (DDA) 8 了解详情
VSON (DRC) 10 了解详情

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持