返回页首

产品详细信息

参数

Number of supplies monitored 1 Threshold voltage 1 (Typ) (V) Adjustable, 0.8, 0.9, 2.8, 2.9, 4.3 Features Manual reset, Reset time delay Reset threshold accuracy (%) 1 Output driver type/reset output Active-low, Open-drain, Push-pull Time delay (ms) Programmable, 0 Rating Catalog Watchdog timer WDI (sec) None Operating temperature range (C) -40 to 125 open-in-new 查找其它 监督和复位IC

封装|引脚|尺寸

SOT-23 (DBV) 5 SOT-23 (DBV) 5 5 mm² 2.9 x 1.6 open-in-new 查找其它 监督和复位IC

特性

  • Operating voltage range : 0.7 V to 6 V
  • Nano supply current : 120 nA (Typical)
  • Fixed threshold voltage (VIT-): 0.8 V to 5.4 V
    • Threshold voltages available in 100mV steps
    • High accuracy: ±0.5% (Typical)
    • Built-in hysteresis (VHYS): 5% (Typical)
  • Reset time delay (tD): capacitor-based programmable (TLV840C, TLV840M)
    • Minimum time delay: 40 µs (typical) without capacitor
  • Active-low manual reset (MR) (TLV840M)
  • Four output topologies:
    • TLV840xxDL: open-drain, active-low (RESET)
    • TLV840xxPL: push-pull, active-low (RESET)
    • TLV840xxDH: open-drain, active-high (RESET)
    • TLV840xxPH: push-pull, active-high (RESET)
  • Wide temperature range: –40°C to +125°C
  • Package: SOT23-5 (DBV)

All trademarks are the property of their respective owners.

open-in-new 查找其它 监督和复位IC

描述

The TLV840 family of voltage supervisors or reset ICs can operate at high voltage levels while maintaining very low quiescent current across the whole VDD and temperature range. TLV840 offers best combination of low power consumption, high accuracy and low propagation delay (tp_HL= 30 µs typical).

Reset output signal is asserted when the voltage at VDD drops below the negative voltage threshold (VIT-). Reset signal is cleared when VDD rise above VIT- plus hysteresis (VHYS) and the reset time delay (tD) expires. Reset time delay can be programmed by connecting a capacitor between the CT pin and ground for TLV840C and TLV840M. For a minimum reset delay time the CT pin can be left floating. TLV840N does not offer a programmable delay and offers fixed reset delay timing options: 40 µs, 2 ms, 10 ms, 30 ms, 50 ms, 80 ms, 100 ms, 150 ms, 200 ms.

Additional features: Low power-on reset voltage (VPOR), built-in glitch immunity protection for VDD, built-in hysteresis, low open-drain output leakage current (Ilkg(OD)). TLV840 is a perfect voltage monitoring solution for industrial applications and battery-powered / low-power applications.

open-in-new 查找其它 监督和复位IC
下载

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 7
类型 标题 下载最新的英文版本 日期
* 数据表 TLV840 低压监控器,带可调复位时间延迟和手动复位 数据表 2020年 8月 13日
应用手册 Back-up Battery Switchover with Supply Voltage Supervisor & Power MOSFET 2020年 4月 9日
应用手册 Programmable Push-button, Pulse Detector, and Pulse Generator Solutions 2020年 3月 10日
选择指南 Voltage Supervisors (Reset ICs) Quick Reference Guide 2020年 2月 28日
用户指南 TLV840EVM Voltage Supervisor User Guide 2020年 2月 13日
技术文章 Automotive electronics design made easy 2013年 7月 18日
技术文章 John discusses benefits of LEDs in automobiles 2013年 7月 16日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
20
说明

TLV840 评估模块 (EVM) 旨在评估 TLV840 产品的性能,该产品是 5 引脚电压监控器和复位 IC。TLV840 可提供高达 6V 的运行,同时维护 1.2µA(最大值)的低静态电流与 2%(最大值)的精度。

TLV840EVM 支持所有器件输出拓扑,并包括可置于跳线 J1 上的分流器,适用于开漏输出型号。要了解详细信息,请参阅 TLV840 数据表。

特性
  • 封装:5 引脚 SOT-23
  • 可编程复位延迟
  • 固定延迟
  • 开漏/推挽输出拓扑
  • 手动复位

设计工具和仿真

仿真模型 下载
SNVMC19.ZIP (56 KB) - PSpice Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析

CAD/CAE 符号

封装 引脚 下载
SOT-23 (DBV) 5 了解详情

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持