ZHDZ020 勘误表 | 德州仪器 TI.com.cn

GPIO：信号闩锁至 V_SS

受影响版本

下方所列引脚上的 ESD 结构可能会在正常运行期间被意外开启，从而将这些引脚拉低至 V_SS。在这种情况下，每个输出引脚的 V_DDIO 电源上会产生约 40mA 的额外电流。

在正常工作条件下，尚未观察到这种情况在 70°C 以下发生。这种情况可能发生在输入或输出模式下，以及任何多路复用功能中。具有轻负载引脚和快速开关信号的设计更可能遇到这种情况。如果在较小的引脚数封装中进行切换，未进行键合的引脚也会进入闩锁状态。

通过在较低温度下切换该 IO，可以结束闩锁状态。

四种解决方法选项包括：

避免在受影响的修订版本上使用这些引脚。
避免在受影响的修订版本上执行高温操作。
如果引脚配置为输入或输出：
在这些引脚和接地端之间放置一个 300pF 或更大的电容器，并尽可能靠近该器件放置。这将减慢快速信号，从而避免触发该情况。更大的电容在滤除瞬态方面更有效，但必须与这些引脚的系统级时序要求进行权衡。
与选项 4 结合使用时，可以针对这些输入引脚使用较小的电容器。
如果该引脚配置为输入：
将一个电阻器与电路板上的任何其他元件串联，以使驱动器与该电阻器的总电阻达到 1kΩ 或更高。这样做的目标是消除引脚处出现的快速电压瞬态。如果 ESD 结构因噪声而被激活，这也会限制直流电流。