ZHDZ011F December 2020 – June 2026 DRA821U , DRA821U-Q1
PCIe：串行器/解串器参考时钟输出不符合 Vcross、上升沿/下降沿匹配和边沿速率限制
串行器/解串器的 PCIe 参考时钟输出不符合 PCI-SIG 规范中的 VCROSS 和边沿速率限制。因此，一些外部 PCIe 元件在接收和使用参考时钟时可能遇到问题。但是，该器件系列中的串行器/解串器在接收受这种不合规的参考时钟时不会出现问题。这意味着，当一个器件生成参考时钟而另一个器件接收参考时钟时，将一个器件中的串行器/解串器连接到另一个器件中的串行器/解串器的链路不会出现问题。
选项 1：
向 PCIe 参考时钟 SERDES0_REFCLK_P/N 输出添加外部电路，以使信号符合电气规范。
无源重新偏置电路可用于实现合规的 Vcross 电平：
有两种选项可以实现合规的边沿速率：
选项 2：
使用外部时钟源为链路的根复合体和终点器件提供 PCIe 参考时钟。